DesignCon 2026

當地時間2月24日至26日，全球高速系統設計領域最具影響力的盛會——DesignCon 2026在美國圣何塞會議中心盛大舉行。作為芯片、板卡和系統設計工程師的“年度聚會”，這里不僅是前沿技術的風向標，更是推動AI數據中心基礎設施重構的策源地。

PART.01

站在硅谷的中心，定義“芯”未來

自1995年創辦以來，DesignCon始終是高速通信和半導體領域工程師們的權威會議。今年的會議更是群星云集，議題從量子互聯網到Agentic AI，從224G/448G高速互連到系統級電源完整性，直指AI時代算力爆發的底層矛盾。

在今年的會議上，一個明顯的趨勢是：行業的關注點已不再局限于單顆芯片的性能，而是轉向了多芯片協同、整機柜供電以及系統級的熱管理。作為全球領先的電源解決方案供應商，MPS（Monolithic Power Systems）深度參與其中，以技術破局者的姿態向業界展示了面向下一代AI服務器的供電答案。

PART.02

現場直擊：MPS演講技術熱潮

在本次DesignCon 2026的技術論文專場，MPS攜手其生態伙伴，發表了題為《How Zero Bias Discrete TLVR Maximizes Revenue on Product Boards》的精彩演講。

MPS的專家們深入剖析了零偏壓TLVR（Zero-Bias Trans-Inductor Voltage Regulator）這一創新技術，證明了該技術如何在高功率密度與高效率之間實現平衡。

PART.03

技術深潛：

ZB-TLVR如何打通AI供電的“任督二脈”？

AI的進步依賴于算力，而算力的瓶頸往往在于供電。新一代AI CPU/GPU在追求極致計算速度的同時，其功耗也水漲船高，對電壓調節模塊（VR）提出了近乎苛刻的要求：更快的瞬態響應、更高的電流承載能力以及更高的轉換效率。

TLVR（Trans-Inductor Voltage Regulator）通過在傳統電感外串聯一個補償電感（Lc），實現相位間電流的同步耦合與加速響應，從而在提高瞬態響應速度的同時，降低紋波并減少對大容量輸出電容的需求。但是TLVR有一個關鍵痛點——電感中存在直流偏磁。這迫使設計人員不得不選擇體積更大、飽和電流更高，感值更小的電感，導致效率與密度難以兼得。

圖2：傳統TLVR電路拓撲

MPS此次展示的“Zero-Bias TLVR”技術，巧妙地解決了這一行業難題：

01消除直流偏置，解鎖“零偏壓”

ZB-TLVR技術對傳統TLVR拓撲進行了創新性改造，通過改變補償電感的位置，讓傳導電感（Trans-Inductor, TL）副邊繞組形成反向電流，抵消磁芯中的直流磁通分量，實現等效勵磁電感的零直流偏置。這一設計解決了傳統TLVR電感易飽和的問題，允許使用更高電感值的TL，既能有效降低電流紋波，又能在保持瞬態響應的前提下降低開關頻率，大幅減少開關損耗，從拓撲底層提升供電轉換效率。

02不再擔心飽和，效率飆升

由于消除了直流偏磁，電感感值無需為高飽和電流（Isat）而妥協，這使得工程師可以采用感值更高的電感。更高的感值意味著在同樣的電流紋波要求下，可以降低開關頻率，從而大幅降低開關損耗。根據實測數據，ZB-TLVR相比傳統TLVR，峰值效率提升了0.73%，在246A的熱設計電流（Thermal Design Current, TDC）點，效率依然高出0.31% 。對于千億參數的AI訓練集群而言，這微小的效率提升意味著巨大的電力成本節約，為AI算力中心實現節能增效。

03電感選型：分立式vs.集成式

MPS的演講給出了清晰的電感選型指南。MPS對分立TL與集成TL的磁芯損耗、銅損進行全維度對比分析：

分立TL擁有獨立磁通路徑，磁芯損耗更低，且物理分離的繞組大幅降低高頻下的鄰近效應，交流電阻（ACR）損耗遠低于集成組TL，完美適配AI供電的高頻工作場景；

集成式電感擁有更高的功率密度，容易實現電路的集成化；更低的副邊阻抗，可以更容易實現相電流均衡；

分立TL的散熱更均勻，更容易解決AI服務器高功率下的散熱難題；

分立TL擁有成熟的設計方案與制作工藝，并已經隨TLVR的普及得到了市場廣泛的驗證，當前階段，分立TL成本更低，更適合AI算力基礎設施的規模化部署。

04布局優化：巧解不對稱布局難題

AI算力的快速負載瞬態響應，對供電系統的PCB布局提出了極高要求。MPS針對ZB-TLVR拓撲的特性，制定了系統化的PCB布局優化準則，從根源上降低寄生損耗，保障供電穩定性：

功率級環路最小化：縮短Buck半橋輸出節點到主電感的走線，降低噪聲信號帶來的影響，并減少線路阻抗帶來的功率損耗。采用對稱布局，盡可能保證各相輸出到負載的走線阻抗一致，避免電流不平衡問題；

副邊繞組走線優化：針對ZB-TLVR副邊繞組載流的特性，通過一系列縮短副邊走線優化設計，大幅降低了走線損耗，大大提高了峰值效率，TDC點的效率提升大于0.5%。

同時，ZB-TLVR拓撲天然存在阻抗不對稱，采用MPS多相控制器的相電流平衡控制方案，更好地解決了ZB-TLVR拓撲固有的阻抗不對稱導致的電流不均問題，搭配MPS高效穩定的DrMOS，在8相供電/420A輸出電流下仍能保持相電流均衡，穩態性能和瞬態響應完全滿足服務器的規范要求。

PART.04

賦能AI：從實驗室到千行百業

當前，AI數據中心的基礎設施正在經歷一場“系統級重構”。單機柜功耗突破100kW大關，傳統的供電架構在巨大的直流壓降（IR Drop）和熱管理挑戰面前捉襟見肘。ZB-TLVR技術恰逢其時，它通過更高的效率直接降低了供電環節的熱損耗，緩解了散熱壓力。搭配MPS成熟可靠的VR方案，可以簡化供電網絡（PDN）的設計難度，讓工程師能將更多精力投入到算力核心的創新中。