ADP5073：高性能DC - DC反相調(diào)節(jié)器的深度剖析與應(yīng)用指南

在電子設(shè)計(jì)領(lǐng)域，電源管理芯片的性能直接影響著整個(gè)系統(tǒng)的穩(wěn)定性和效率。今天，我們就來深入探討一款備受關(guān)注的DC - DC反相調(diào)節(jié)器——ADP5073，了解它的特性、工作原理以及在實(shí)際應(yīng)用中的設(shè)計(jì)要點(diǎn)。

文件下載：ADP5073.pdf

一、ADP5073特性概覽

1. 寬輸入電壓范圍

ADP5073支持2.85 V至15 V的寬輸入電壓范圍，這使得它能夠適應(yīng)多種不同的電源環(huán)境，為各種應(yīng)用場(chǎng)景提供了極大的靈活性。無論是低電壓的電池供電設(shè)備，還是高電壓的工業(yè)電源系統(tǒng)，ADP5073都能穩(wěn)定工作。

2. 可調(diào)負(fù)輸出電壓

它可以提供可調(diào)的負(fù)輸出電壓，最低可達(dá)輸入電壓減去39 V。這種特性在需要正負(fù)電源的電路中非常有用，例如雙極放大器、ADC、DAC和多路復(fù)用器等應(yīng)用。

3. 集成1.2 A主開關(guān)

集成的1.2 A主開關(guān)能夠提供足夠的功率輸出，滿足大多數(shù)負(fù)載的需求。同時(shí)，這也有助于減少外部元件的數(shù)量，簡(jiǎn)化電路設(shè)計(jì)。

4. 靈活的開關(guān)頻率

ADP5073提供1.2 MHz/2.4 MHz的開關(guān)頻率選擇，并且可以通過外部時(shí)鐘進(jìn)行同步，同步范圍為1.0 MHz至2.6 MHz。這種靈活性使得設(shè)計(jì)者可以根據(jù)具體應(yīng)用的需求，選擇合適的開關(guān)頻率，以優(yōu)化系統(tǒng)的性能和效率。

5. 多種保護(hù)功能

該芯片具備過流保護(hù)（OCP）、過壓保護(hù)（OVP）、熱關(guān)斷（TSD）和輸入欠壓鎖定（UVLO）等多種保護(hù)功能，能夠有效保護(hù)芯片和系統(tǒng)免受異常情況的損害，提高系統(tǒng)的可靠性。

6. 小封裝與寬溫度范圍

ADP5073采用3 mm × 3 mm的16 - lead LFCSP封裝，體積小巧，適合對(duì)空間要求較高的應(yīng)用。同時(shí)，它的工作結(jié)溫范圍為?40°C至+125°C，能夠在惡劣的環(huán)境條件下穩(wěn)定工作。

二、工作原理詳解

1. PWM模式

在PWM模式下，ADP5073的內(nèi)部振蕩器設(shè)置固定的開關(guān)頻率。每個(gè)振蕩周期開始時(shí)，MOSFET開關(guān)導(dǎo)通，在電感上施加正電壓，電感電流增加。當(dāng)電流檢測(cè)信號(hào)超過由誤差放大器輸出設(shè)定的峰值電感電流閾值時(shí)，MOSFET開關(guān)關(guān)閉。在MOSFET關(guān)斷期間，電感電流通過外部二極管下降，直到下一個(gè)振蕩時(shí)鐘脈沖開始新的周期。通過調(diào)整峰值電感電流閾值，ADP5073可以調(diào)節(jié)輸出電壓。

2. 跳過模式

在輕負(fù)載情況下，調(diào)節(jié)器可以跳過脈沖以維持輸出電壓的穩(wěn)定。跳過脈沖可以提高器件的效率，但會(huì)增加輸出紋波，并且紋波頻率會(huì)發(fā)生變化。電感的選擇決定了跳過模式發(fā)生的輸出電流閾值。

3. 欠壓鎖定（UVLO）

UVLO電路監(jiān)測(cè)AVIN引腳的電壓水平。當(dāng)輸入電壓低于VUVLO_FALLING閾值時(shí)，調(diào)節(jié)器關(guān)閉；當(dāng)AVIN引腳電壓高于VUVLO_RISING閾值時(shí)，軟啟動(dòng)周期開始，調(diào)節(jié)器重新啟用。

4. 振蕩器與同步

基于鎖相環(huán)（PLL）的振蕩器產(chǎn)生內(nèi)部時(shí)鐘，提供兩種內(nèi)部生成的頻率選項(xiàng)或外部時(shí)鐘同步功能。通過SYNC/FREQ引腳可以配置開關(guān)頻率，高電平為2.4 MHz，低電平為1.2 MHz，連接外部時(shí)鐘則為1倍時(shí)鐘頻率。

5. 內(nèi)部調(diào)節(jié)器

內(nèi)部VREG調(diào)節(jié)器為內(nèi)部電路提供穩(wěn)定的電源，VREF調(diào)節(jié)器為反相調(diào)節(jié)器反饋網(wǎng)絡(luò)提供參考電壓。同時(shí)，兩個(gè)內(nèi)部調(diào)節(jié)器都包含電流限制電路，以保護(hù)電路免受意外負(fù)載的影響。

6. 精密使能

ADP5073的使能引腳具有精密使能電路，帶有準(zhǔn)確的參考電壓。這使得它可以方便地與其他電源進(jìn)行時(shí)序控制，也可以通過電阻分壓器作為可編程的UVLO輸入。

7. 軟啟動(dòng)

調(diào)節(jié)器包含軟啟動(dòng)電路，在啟動(dòng)期間以受控方式提升輸出電壓，從而限制浪涌電流。軟啟動(dòng)時(shí)間可以通過在SS引腳和地之間連接電阻進(jìn)行調(diào)整。

8. 壓擺率控制

ADP5073采用可編程輸出驅(qū)動(dòng)器壓擺率控制電路，通過調(diào)整SLEW引腳的連接方式，可以選擇不同的壓擺率，從而在效率和低電磁干擾（EMI）之間進(jìn)行權(quán)衡。

9. 電流限制保護(hù)

當(dāng)峰值電感電流超過電流限制閾值時(shí)，功率MOSFET開關(guān)在該開關(guān)周期的剩余時(shí)間內(nèi)關(guān)閉。如果峰值電感電流持續(xù)超過過流限制，調(diào)節(jié)器進(jìn)入打嗝模式，停止開關(guān)，經(jīng)過tHICCUP后重新啟動(dòng)軟啟動(dòng)周期，直到過流條件消除。

10. 過壓保護(hù)

反相調(diào)節(jié)器的FB引腳具有過壓保護(hù)機(jī)制。當(dāng)FB引腳電壓低于VOV閾值時(shí)，開關(guān)停止，直到電壓上升到閾值以上。該功能在軟啟動(dòng)周期結(jié)束后啟用。

11. 電源良好指示

ADP5073提供開漏電源良好輸出，通過外部電阻上拉到VREG引腳，當(dāng)輸出電壓達(dá)到目標(biāo)水平時(shí)，指示電源正常。

12. 熱關(guān)斷

當(dāng)ADP5073的結(jié)溫超過TSHDN時(shí)，熱關(guān)斷電路關(guān)閉芯片。為了避免頻繁啟動(dòng)，熱關(guān)斷具有滯后特性，只有當(dāng)芯片溫度下降到TSHDN - THYS以下時(shí)，芯片才會(huì)重新啟動(dòng)，并執(zhí)行軟啟動(dòng)。

三、應(yīng)用信息與設(shè)計(jì)要點(diǎn)

1. ADIsimPower設(shè)計(jì)工具

ADP5073得到了ADIsimPower設(shè)計(jì)工具集的支持。該工具集可以根據(jù)特定的設(shè)計(jì)目標(biāo)生成完整的電源設(shè)計(jì)，包括原理圖、物料清單和性能計(jì)算。通過該工具，設(shè)計(jì)者可以在幾分鐘內(nèi)完成設(shè)計(jì)優(yōu)化，考慮IC和外部元件的工作條件和限制，實(shí)現(xiàn)成本、面積、效率和器件數(shù)量的平衡。

2. 元件選擇

• 反饋電阻：通過外部電阻分壓器設(shè)置輸出電壓，為了減少反饋偏置電流對(duì)輸出電壓精度的影響，應(yīng)確保分壓器中的電流至少為10 × IFB。
• 輸出電容：較高的輸出電容值可以降低輸出電壓紋波，提高負(fù)載瞬態(tài)響應(yīng)。建議選擇具有X5R或X7R電介質(zhì)的陶瓷電容，以確保在必要的溫度范圍和直流偏置條件下具有足夠的電容值。
• 輸入電容：較高的輸入電容值有助于減少輸入電壓紋波，提高瞬態(tài)響應(yīng)。建議使用低ESR的陶瓷電容，并將其盡可能靠近AVIN和PVIN引腳放置。
• VREG電容和VREF電容：在VREG引腳和GND之間需要連接1.0 μF的陶瓷電容，在VREF引腳和GND之間也需要連接1.0 μF的陶瓷電容。
• 軟啟動(dòng)電阻：通過在SS引腳和GND引腳之間連接電阻，可以調(diào)整軟啟動(dòng)時(shí)間。軟啟動(dòng)時(shí)間可以在4 ms（268 kΩ）到32 ms（50 kΩ）之間設(shè)置。
• 二極管：建議使用具有低結(jié)電容的肖特基二極管，以提高效率并減少開關(guān)噪聲。
• 電感選擇：電感值建議在1 μH至22 μH之間，以平衡電感電流紋波和效率之間的關(guān)系。在連續(xù)導(dǎo)通模式（CCM）下，需要確保所選電感值大于或等于最小計(jì)算電感值。

3. 環(huán)路補(bǔ)償

ADP5073使用外部元件進(jìn)行調(diào)節(jié)器環(huán)路補(bǔ)償，以優(yōu)化環(huán)路動(dòng)態(tài)性能。建議使用ADIsimPower工具計(jì)算補(bǔ)償元件。在設(shè)計(jì)時(shí)，需要確保調(diào)節(jié)器的交叉頻率小于或等于右半平面零點(diǎn)頻率的十分之一，以保證調(diào)節(jié)器的穩(wěn)定性。

4. 布局考慮

PCB布局對(duì)于開關(guān)調(diào)節(jié)器的性能至關(guān)重要。在設(shè)計(jì)PCB時(shí)，應(yīng)遵循以下原則：

• 保持輸入旁路電容CIN靠近PVIN和AVIN引腳，減少電源輸入之間的噪聲耦合。
• 盡量縮短高電流路徑，減少寄生串聯(lián)電感，降低尖峰和EMI。
• 避免在連接到SW引腳或電感L1的節(jié)點(diǎn)附近布線高阻抗跡線，防止輻射開關(guān)噪聲注入。
• 將反饋電阻盡可能靠近FB引腳放置，確保輸出電壓的準(zhǔn)確檢測(cè)。
• 將補(bǔ)償元件靠近COMP引腳放置，避免與反饋電阻共享接地過孔，防止高頻噪聲耦合到敏感的COMP引腳。

四、總結(jié)

ADP5073是一款功能強(qiáng)大、性能優(yōu)越的DC - DC反相調(diào)節(jié)器，具有寬輸入電壓范圍、可調(diào)負(fù)輸出電壓、多種保護(hù)功能和靈活的開關(guān)頻率等特點(diǎn)。在實(shí)際應(yīng)用中，通過合理選擇元件和優(yōu)化PCB布局，可以充分發(fā)揮其性能優(yōu)勢(shì)，為各種電子系統(tǒng)提供穩(wěn)定、高效的電源解決方案。希望本文對(duì)電子工程師在使用ADP5073進(jìn)行設(shè)計(jì)時(shí)有所幫助，你在實(shí)際應(yīng)用中是否遇到過類似芯片的設(shè)計(jì)挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。