解析SY88953AL：高速光纖接收器的理想選擇

在當今高速數據傳輸的時代，光纖通信扮演著至關重要的角色。而SY88953AL作為一款專門為光纖接收器設計的高速限幅后置放大器，無疑是電子工程師們在設計中值得關注的器件。今天，我們就來深入了解一下這款產品。

文件下載：SY88953ALMG.pdf

產品概述

SY88953AL是一款高速限幅后置放大器，主要用于光纖接收器，可與典型的跨阻放大器（TIA）連接。TIA輸出的線性信號通常含有大量噪聲，且幅度會隨時間變化，而SY88953AL能夠對這些信號進行量化，并輸出CML電平波形。

它采用單一的+3.3V電源供電，工作溫度范圍為–40°C至+85°C。憑借其寬帶寬和高增益，能夠處理高達10.7Gbps的數據速率，最小輸入信號幅度可達 (5 mV_{PP})，并將其放大以驅動具有CML輸入的設備。

產品特性

電源與性能

單一電源供電：僅需一個3.3V電源，簡化了電路設計。
高速運行：支持高達10.7Gbps的操作，滿足高速數據傳輸需求。
出色的輸出特性：典型情況下，輸出擺幅為 (700 mV_{PP})，邊沿速率為25ps。
高增益與靈敏度：具有28dB的電壓增益，輸入靈敏度為 (5 mV_{PP})。

內部設計

集成50Ω I/O終端：芯片內部集成了50Ω的輸入輸出終端，減少了外部元件的使用。
可編程信號檢測：具備可編程的信號檢測功能（SD和/SD），并提供6dB的遲滯，可有效防止信號抖動。
穩定的輸出反饋：帶有內部5kΩ上拉電阻的無抖動OC - TTL SD和/SD輸出，可反饋到TTL使能（/EN）輸入，確保在信號丟失（LOS）條件下輸出穩定。

封裝與功耗

小巧封裝：提供3mm x 3mm的16引腳QFN封裝或裸片形式，節省電路板空間。
低功耗：功耗僅為62mA，符合節能設計要求。

應用領域

SY88953AL的應用范圍廣泛，包括但不限于以下領域：

OC - 192 SDH/SONET：在同步數字體系和同步光網絡中發揮重要作用。
10G以太網/光纖通道接收器：滿足高速以太網和光纖通道的數據接收需求。
高達10.7Gbps的專有鏈路：適用于特定的高速專有通信鏈路。
XFP收發器：為XFP收發器提供信號放大和處理功能。
線路驅動器/接收器：可作為線路驅動器或接收器使用。

引腳配置與功能

引腳配置

SY88953AL采用16引腳QFN封裝，各引腳的配置如下：	Pin Number	Pin Name	Type
1	DIN	Data input	True data input with 50Ω resistor to V CC .
2, 3, 10, 11	VCC	Power supply	Positive power supply.
4	/DIN	Data input	Complementary data input with 50Ω resistor to V CC .
5	VTHN	Input	/DIN DC threshold adjustment pin.
6	SD	Open-collector TTL output with internal 5kΩ pull-up resistor	Signal detect asserts high when the data input amplitude rises above the threshold set by SD LVL .
7	/SD	Open-collector TTL output with internal 5kΩ pull-up resistor	Inverted signal detect asserts low when the data input amplitude rises above the threshold set by SD LVL .
8, 13, EP	GND	Ground	Device ground. Exposed pad must be soldered to PCB ground for proper electrical and thermal performance.
9	/DOUT	CML output	Complementary data output.
12	DOUT	CML output	True data output.
14	SDLVL	Input	Signal detect level set: A resistor from this pin to V CC set the threshold for the data input amplitude at which SD asserts.
15	/EN	TTL input default is high	Enable: Deasserts true data output when high.
16	VTHP	Input	DIN DC threshold adjustment pin.

引腳功能詳解

數據輸入引腳（DIN和/DIN）：用于接收數據信號，通過50Ω電阻連接到VCC。
電源引腳（VCC）：提供正電源。
閾值調整引腳（VTHP和VTHN）：用于調整輸入信號的直流閾值，可控制占空比，糾正脈沖寬度失真。
信號檢測引腳（SD和/SD）：用于檢測輸入信號的幅度，當輸入幅度超過由SDLVL設置的閾值時，SD置高，/SD置低；反之則相反。/SD可反饋到/EN輸入，以維持輸出穩定性。
輸出引腳（DOUT和/DOUT）：輸出CML電平的互補數據信號。
信號檢測電平設置引腳（SDLVL）：通過連接到VCC的電阻設置輸入幅度檢測的閾值。

電氣特性

絕對最大額定值

電源電壓（VCC）：–0.5V至+4.0V
數據輸入電壓（DIN，/DIN）：(VCC – 1.0V)至(VCC + 0.5V)
數據輸出電壓（DOUT，/DOUT）：(VCC – 1.0V)至(VCC + 0.5V)
/EN電壓：0V至VCC
SD，/SD電流：5mA
SDLVL電壓：(VCC – 1.3V)至VCC
存儲溫度（TS）：–65°C至+150°C

工作額定值

環境溫度（TA）：–40°C至+85°C
電源電壓（VCC）：+3.0V至+3.6V
結溫（TJ）：–40°C至+120°C
結熱阻（QFN - 16）：
- 靜止空氣下的θJA為59°C/W
- 靜止空氣下的θJB為32°C/W

直流電氣特性

在 (V{CC}=3.0 ~V) 至3.6V，(R{LOAD}=50 Omega) 到 (VCC)，(T{A}=-40^{circ} C) 至 +85°C的條件下，典型值在 (V{C C}=3.3 V)，(T_{A}=25^{circ} C) 時：	Symbol	Parameter	Condition	Min.	Typ.	Max.
ICC	Power supply current	No output load	62	85	mA
VSDLVL	SDLVL voltage		VCC - 1.3	VCC	V
VIH	/EN input HIGH voltage		2.0		V
VIL	/EN input LOW voltage		0.8		V
IIH	/EN input HIGH current	VIN = VCC	20		μA
IIL	/EN input LOW current	VIN = 0.5V	-0.3		mA
VOH	SD, /SD output HIGH level		2.4		V
VOL	SD, /SD output LOW level	IOL = +2mA	0.5		V
VOH	Output HIGH voltage	50Ω to VCC output load	VCC - 0.02	VCC - 0.005	VCC	V
VOL	Output LOW voltage	50Ω to VCC output load	VCC - 0.40	VCC - 0.35	VCC - 0.24	V
VOFFSET	Differential output offset		±80		mV
ZO	Single-ended output impedance
ZIN	Single-ended input impedance		45	50	55	Ω

交流電氣特性

同樣在 (V{CC}=3.0 ~V) 至3.6V，(R{L O A D}=50 Omega) 到 (VCC)，(T{A}=-40^{circ} C) 至 +85°C的條件下，典型值在 (V{CC}=3.3 ~V)，(T_{A}=25^{circ} C) 時：	Symbol	Parameter	Condition	Min.	Typ.	Max.
HYS	SD Hysteresis	Electrical signal	2	6	8	dB
PSRR	Power supply rejection ratio		35		dB
tOFF	SD, /SD release time		0.1	0.5	μs
tON	SD, /SD assert time		0.2	0.5	μs
tr/tf	Output rise/fall time	VID ≥ 50mVPP	25	35	ps
VID	Differential input voltage swing		5	1800	mVPP
VOD	Differential output voltage swing		600	700	800	mVPP
VSR	SD sensitivity range		5	50	mVPP
LOSAL	Low LOS assert level	RLOSLVL = 10kΩ	11		mVPP
LOSDL	Low LOS de-assert level	RLOSLVL = 10kΩ	17		mVPP
HSYL	Low LOS hysteresis	RLOSLVL = 10kΩ	3.5		dB
LOSAM	Medium LOS assert level	RLOSLVL = 5kΩ	17		mVPP
LOSDM	Medium LOS de-assert level	RLOSLVL = 5kΩ	26		mVPP
HSYM	Medium LOS hysteresis	RLOSLVL = 5kΩ	3.5		dB
LOSAH	High LOS assert level	RLOSLVL = 100Ω	45		mVPP
LOSDH	High LOS de-assert level	RLOSLVL = 100Ω	68		mVPP
HSYH	High LOS hysteresis	RLOSLVL = 100Ω	3.5		dB
S21	Single-ended small-signal gain		16	22	dB
AOV(Diff)	Differential voltage gain		22	28	dB
B - 3dB	3dB Bandwidth		7.5		GHz

設計要點

布局與PCB設計

由于SY88953AL是高頻組件，電路板的布局和設計對其性能影響很大。高增益放大器常見的問題是大擺幅輸出通過電源反饋到輸入。因此，SY88953AL的接地引腳應連接到電路板的接地層，使用靠近器件的多個PCB過孔連接到地，避免長的電感走線，以防止性能下降。

功能模塊設計

輸入放大器/緩沖器：輸入放大器靈敏度高，能檢測并放大低至 (5mV{PP}) 的信號，最大輸入信號可達 (1800 mV{PP})，典型差分電壓增益為28dB。對于需要高增益操作的應用，應將上游TIA盡可能靠近SY88953AL的輸入引腳，以確保最佳性能。
閾值調整：通過 (V{THP}) 或 (V{THN}) 可以控制輸入信號的偏移，從而調整占空比。通常只需調整一個輸入，具體取決于脈沖寬度調整的方向。將 (V_{TH}) 接地可禁用此功能。
輸出緩沖器：CML輸出緩沖器設計用于驅動50Ω線路，需要適當的終端匹配。每個輸出引腳連接一個外部50Ω電阻到 (V_{CC}) 可實現終端匹配。如果下游設備內部已經有50Ω終端匹配，則無需外部終端電阻。
信號檢測：SY88953AL產生無抖動的信號檢測（SD和/SD）開集TTL輸出，內部帶有5kΩ上拉電阻。SD用于判斷輸入幅度是否足夠大以被視為有效輸入，/SD是SD的互補輸出。/SD可反饋到/EN輸入，在信號丟失時維持輸出穩定，通常提供6dB的SD遲滯以防止抖動。
信號檢測電平設置：通過可編程的信號檢測電平設置引腳（SDLVL）設置輸入幅度檢測的閾值。連接一個外部電阻到 (V{CC}) 可設置SDLVL的電壓，電壓范圍從 (V{CC}) 到 (V_{CC}-1.3 ~V)。外部電阻越小，SD靈敏度越低，需要更大的輸入幅度才能使SD置高。