電子發燒友網報道（文/黃山明）近日，北京大學電子學院邱晨光-彭練矛團隊創造性制備了迄今尺寸最小、功耗最低的鐵電晶體管（FeFET），有望為AI芯片算力的能效提升提供核心器件的支撐。該突破成果以“Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V”為題，在線發表于Science子刊《科學·進展》。

破解“內存墻”難題

在AI算力快速發展的當下，卻面臨著一個難以突破的技術瓶頸，那就是在傳統的馮·諾依曼架構中，處理器和內存是分開的。數據需要不斷在內存、Cache、處理器之間來回搬運，而每一次搬運都要走總線，經過I/O、驅動電容，消耗了大量的時間和能量。

因此可以看到在業內已經有一個共識，數據移動的能量已經遠大于在運算器內做一次計算的能量，而這種能耗往往會高上數倍甚至十幾倍不等。

到了AI時代，這個問題變得更加嚴重。神經網絡推理/訓練的核心運算就是大規模矩陣向量乘法（MAC），很多研究指出，這類操作在典型AI推理中占60-90%的計算量。這些運算需要反復訪問權重、激活值，導致絕大部分功耗花在從內存讀數據、寫中間結果上，而不是算術本身。

對此，FePIM的一篇報告中就顯示，在許多大數據或者AI應用中，數據移動能耗可以超過總能耗的60%，甚至超過90%。

因此也催生出了存算一體的設計方案，就是將一部分計算直接搬到存儲器內部或邊緣，讓權重、激活值盡量“就地”參與運算，而不是反復搬到CPU/GPU再搬回去。

其中，FeFET就是模擬存算一體里面非常受關注的方向。首先FeFET的鐵電極化方向可以長期保存，權重不用刷新，靜態功耗極低，斷電后權重還在，非常適合邊緣AI、物聯網場景；其次，通過控制鐵電極化程度，可以連續調節FeFET的閾值電壓，從而實現多比特權重，這對提高神經網絡精度、壓縮模型規模非常重要；最后，HfO?基鐵電材料已經可以集成在標準高k金屬柵工藝里，工業界接受度較高，簡單來說就是可以與CMOS兼容。

但這種材料卻一直面臨著幾個非常嚴重的短板，一個是鐵電材料需要通過極化翻轉，也就是改變分子電荷方向來存儲數據，但這需要克服材料的矯頑電場。但行業過去一直認為，鐵電材料需要高電壓才能翻轉極化狀態。并且器件尺寸縮小后，電場減弱，需要更高電壓才能驅動，這導致低電壓與高矯頑電場不可兼得。

二是，按照傳統半導體scaling理論，器件尺寸越小，性能應該越差。因此，當FeFET縮小到納米級時，就會面臨短溝道效應，以及鐵電層電場強度不足，漏電流增大，數據保持能力惡化的情況。

三是，如果要快速翻轉極化需要強電場，強電場需要高電壓，高電壓意味著高功耗。這三個問題形成了不可能三角，難以同時優化，也導致了FeFET一直難以進入先進制程節點。

北京大學電子學院邱晨光-彭練矛團隊提出納米柵鐵電晶體管結構和納米柵極電場增強機理，通過巧妙的物理設計逆轉了傳統困境，終于制造出了迄今尺寸最小、功耗最低的鐵電晶體管。

將存算一體的潛力再拔高一個數量級

根據該團隊發表的論文顯示，他們采用了納米柵鐵電晶體管結構，將柵極尺寸縮小至1nm極限，并且利用納米柵的尖端電場匯聚效應，類似于避雷針的原理，工作電壓降到0.6V，遠低于傳統FeFET的寫電壓。以此在鐵電層中構建高度局域化的強電場匯聚區，實現低電壓激發高強度電場，驅動極化翻轉。

?
邏輯與存儲芯片的電壓演進與業界兼容的納米柵鐵電存儲結構展望（圖源：北京大學電子學院）

邱晨光研究員表示，納米柵的設計就好像是對電場進行了“杠桿放大”，能夠以極低的電壓代價，驅動鐵電材料發生極化反轉。

此外，該團隊在國際上首次發現鐵電晶體管具有反常的尺寸微縮優勢。當物理柵長微縮至1納米極限時，溝道電場發生顯著匯聚與增強，極小柵極尺寸改善而非惡化了鐵電存儲特性，
這打破了“尺寸越小性能越差”的傳統半導體規律。

器件在1nm柵長下，對短溝道效應表現出“免疫”，開關比高、速度快，能耗比國際最好水平降低一個量級。

?
納米柵鐵電晶體管的超低功耗機理分析（圖源：北京大學電子學院）

而對于存算一體而言，這意味著電壓開始與邏輯工藝真正的對齊了。0.6V的FeFET可以直接和0.7V級邏輯電路協同工作，不需要專門的升壓模塊，這對于數字邏輯與FeFET存算陣列的混合架構非常關鍵。

如果密度可以繼續往下壓，假設FeFET可以做到1nm柵長而不出問題，意味著理論上可以做到極高密度陣列，這直接關系到能在一個芯片里塞多少存算一體單元，對大模型尤其重要。

而更低的寫電壓和更好的尺寸微縮特性，有利于設計更精細的編程算法，實現更穩定的多值權重，這對提升神經網絡精度、減少額外校正開銷也很有幫助。

同時，邱晨光團隊基于該技術的新機理已率先申請兼容業界NAND結構和嵌入式SOC架構的關聯專利集合，形成具有完全自主知識產權的“納米柵超低功耗鐵電晶體管”結構和工藝技術體系，助力我國在新型存儲領域打破國外技術壁壘，推動國產存儲芯片和人工智能芯片底層硬件架構創新。

顯然，此次發布的1nm納米柵鐵電晶體管，為高能效、高密度FeFET存算一體掃清了一個關鍵器件障礙，但想要從根本上打破存儲與計算分離的效率瓶頸，還需要電路、架構、軟件層的系統性工程。

從應用角度來看，納米柵極電場增強效應對優化鐵電晶體管的設計具有普適性指導意義，可擴展至廣泛鐵電材料體系。未來通過原子層沉積等標準CMOS工藝有望研發出業界兼容的超低功耗鐵電存儲芯片。

另一方面，這項技術的突破對中國在芯片基礎器件層面的自主路線具有重要意義，未來可能形成一套不依賴傳統硅基縮微路徑的新技術體系。

總結

對于這項技術，《科學·進展》的審稿人認為，利用納米尺度場匯聚機理來實現超低電壓存儲的概念頗具新意，該器件打破了常規平板鐵電體的矯頑電壓極限，展現出優異的存儲性能，首次在鐵電存儲器中實現了與邏輯晶體管電壓的兼容，該研究結果對構建更高效存儲芯片有重要意義。

最關鍵的是，這項突破不依賴于發現新材料，而是通過納米柵極的精巧設計，利用物理尺度的電場匯聚效應，逆轉了鐵電晶體管高壓高能的固有缺陷。這不僅是一次器件性能的提升，更是底層物理機制的代際跨越，為我國在下一代芯片技術競爭中占據了關鍵制高點。