CDCM6208V2G：高度靈活的時鐘生成與抖動清理利器

在電子設計中，時鐘信號的穩定性和準確性至關重要。今天，我將詳細介紹德州儀器（TI）的 CDCM6208V2G 2:8 時鐘發生器，它同時具備抖動清理功能與分數分頻器，能夠為眾多應用場景提供高性能的時鐘解決方案。

文件下載：cdcm6208v2g.pdf

一、CDCM6208V2G 產品概述

CDCM6208V2G 是一款高度通用、低抖動、低功耗的頻率合成器，可從兩個輸入源之一生成八個低抖動時鐘輸出。這些輸出可選擇多種信號類型，如類 LVPECL 高擺幅 CML、正常擺幅 CML、類 LVDS 低功耗 CML、HCSL 或 LVCMOS。它適用于各種無線基礎設施基帶、有線數據通信、計算、低功耗醫學成像以及便攜式測試和測量應用等領域。

（一）卓越性能與低功耗

該器件擁有低噪聲合成器（典型抖動 265 fs - rms）或低噪聲抖動清理器（典型抖動 1.6 ps - rms），典型功耗僅 0.5 W。同時具備高通道間隔離度和出色的電源抑制比（PSRR），并可通過靈活的 1.8 V、2.5 V 和 3.3 V 電源實現定制化供電，支持混合輸出電壓。

（二）靈活的頻率規劃

• 整數分頻輸出：4 個整數分頻的差分時鐘輸出支持類似 LVPECL、CML 或類似 LVDS 的信號。
• 分數或整數分頻輸出：4 個分數或整數分頻的差分時鐘輸出支持 HCSL、類似 LVDS 的信號，或提供八個 CMOS 輸出。分數輸出分頻器可實現 0 ppm 至 < 1 ppm 的頻率誤差，且無需晶體振蕩器和其他時鐘發生器，輸出頻率最高可達 800 MHz。
• 輸入及切換功能：具備兩個差分輸入，支持 XTAL 輸入，還具備智能切換功能。
• 可編程性：支持 SPI、(I^{2} C) 和引腳編程，并有專業的用戶圖形用戶界面（GUI），可實現快速設計。
• 封裝與溫度范圍：采用 7 x 7 mm 48 - QFN 封裝（RGZ），工作溫度范圍為 - 40 °C 至 85 °C。

二、工作模式與性能表現

（一）合成器模式

在合成器模式下，使用整數分頻器時，整體輸出抖動性能在 10 k - 20 MHz 范圍內小于 0.5 ps - rms 或無邊界時小于 20 ps - pp；使用分數分頻器時，輸出抖動在 10 k - 40 MHz 范圍內為 50 至 220 ps - pp，具體取決于預分頻器輸出頻率。

（二）抖動清理模式

在抖動清理模式下，使用整數分頻器時，整體輸出抖動在 10 k - 20 MHz 范圍內小于 2.1 ps - rms 或小于 40 ps - pp；使用分數分頻器時，輸出抖動小于 70 ps 至 240 ps - pp。

三、引腳配置與功能

CDCM6208V2G 采用 48 引腳 VQFN（RGZ）封裝，其引腳功能豐富多樣，涵蓋了輸入、輸出、電源和控制等多個方面。

（一）輸入引腳

• PRI_REFP/PRI_REFN：主參考輸入正/負端，為通用輸入類型。
• SEC_REFP/SEC_REFN：輔助參考輸入正/負端，也是通用輸入類型。
• REF_SEL：用于手動選擇 PLL 的參考輸入，在 SPI 或 (I^{2} C) 模式下，也可通過寄存器 4 位 12 進行控制。

  （二）輸出引腳

• Y0_P - Y7_P/Y0_N - Y7_N：輸出 0 - 7 的正/負端，為通用輸出類型。

  （三）電源引腳

• VDD_PRI_REF/VDD_SEC_REF：參考輸入電源引腳，可設置為 1.8 V、2.5 V 或 3.3 V，也可連接到另一個參考輸入的電源引腳。
• VDD_Y0_Y1 - VDD_Y7：輸出 0 - 7 的電源引腳，同樣可設置為 1.8 V、2.5 V 或 3.3 V。
• VDD_VCO/VDD_PLL1/VDD_PLL2：PLL/VCO 的模擬電源引腳，對電源噪聲敏感。
• DVDD：數字電源引腳，也是所有控制輸入的參考電源電壓。

  （四）控制引腳

• STATUS0/STATUS1/PIN0：狀態引腳或控制引腳，用于反映設備狀態或進行模式控制。
• SI_MODE1/SI_MODE0：用于選擇串行接口模式或引腳模式。
• SDI/SDA/PIN1、SDO/AD0/PIN2、SCS/AD1/PIN3、SCL/PIN4：SPI 或 (I^{2} C) 通信相關引腳。
• RESETN/PWR：復位引腳，同時在引腳模式下控制設備核心和 I/O 電源電壓設置。
• PDN：電源關閉引腳，低電平有效。
• SYNCN：同步引腳，低電平有效，用于同步設備輸出。

四、參數規格與特性

（一）絕對最大額定值和 ESD 額定值

該器件的電源電壓范圍為 - 0.5 至 4.6 V，輸入電壓范圍也在此區間內，輸出電壓范圍為 - 0.5 至 (V_{YxYy}) + 0.5 V。輸入和輸出電流分別最大為 20 mA 和 50 mA，結溫最大為 125 °C，存儲溫度范圍為 - 65 至 150 °C。ESD 額定值方面，人體模型（HBM）為 ±2000 V，帶電設備模型（CDM）為 ±500 V。

（二）推薦工作條件

各項電源電壓的推薦范圍在 1.71 至 3.465 V 之間，電源上電斜坡時間有一定要求，環境溫度范圍為 - 40 至 85 °C。在 (I^{2} C) 模式下，輸入電壓和數據速率等也有相應規定。

（三）熱信息

在不同氣流條件下（0 LFM、150 LFM、250 LFM、500 LFM），給出了器件的熱阻和熱特性參數，如結到環境熱阻 (R_{θJA}) 等，這對于散熱設計至關重要。

（四）輸入輸出特性

• 單端輸入特性：涵蓋輸入高/低電壓、輸入高/低電流、輸入邊沿速率等參數。
• 差分輸入特性：包括參考和旁路輸入頻率、差分輸入電壓擺幅、輸入共模電壓等。
• 晶體輸入特性：對晶體振蕩器的振蕩模式、頻率、等效串聯電阻、片上負載電容和驅動電平進行了規定。
• 單端輸出特性：涉及輸出高/低電壓、輸出擺率、三態輸出高/低電流等。
• PLL 特性：PLL 的 VCO 頻率范圍為 2.39 至 2.55 GHz，PFD 輸入頻率范圍為 0.008 至 100 MHz 等。

  （五）輸出特性

• LVCMOS 輸出特性：輸出頻率、頻率誤差、輸出高/低電壓、輸出電流和輸出擺率等參數有明確規定。
• LVPECL（高擺幅 CML）輸出特性：包括輸出頻率、輸出直流耦合共模電壓、差分輸出電壓等。
• CML 輸出特性：輸出頻率、輸出交流和直流耦合共模電壓、差分輸出電壓等。
• LVDS（低功耗 CML）輸出特性：輸出頻率、頻率誤差、輸出交流和直流耦合共模電壓、差分輸出電壓等。
• HCSL 輸出特性：輸出頻率、頻率誤差、輸出共模電壓、差分輸出電壓等。

（六）輸出偏斜和同步到輸出傳播延遲特性

給出了同步信號上升沿到輸出切換高電平的傳播延遲以及不同輸出信號之間的偏斜參數，這些對于多時鐘信號的同步設計非常關鍵。

（七）器件功耗

• 正常工作功耗：介紹了器件各模塊（核心、輸出緩沖器、輸出分頻電路等）在不同條件下的典型電流消耗。
• 最壞情況功耗：在所有模塊最大擺動且工作在最大操作條件下的電流消耗也有相應說明。

  （八）通信時序

• (I^{2} C) 時序：規定了 (I^{2} C) 通信的時鐘頻率、建立時間、保持時間等參數，確保通信的穩定性。
• SPI 時序：對 SPI 通信的時鐘頻率、設置時間、保持時間等進行了定義。

  （九）典型特性

  包括分數輸出分頻器抖動性能和電源紋波抑制（PSRR）與紋波頻率的關系等，為實際應用中的性能評估提供了參考。

五、應用與設計要點

（一）典型應用

• 基帶時鐘（無線基礎設施）：為無線通信系統的基帶部分提供穩定的時鐘信號。
• 網絡和數據通信：在數據傳輸和交換設備中保障時鐘的準確性。
• Keystone C66x 多核 DSP 時鐘：滿足多核 DSP 的時鐘需求。
• 存儲服務器、便攜式測試設備：為存儲和測試設備提供可靠時鐘。
• 醫學成像、高端 A/V：在對時鐘精度要求較高的領域發揮作用。

  （二）設計要點

  1. 電源供應：采用內部穩壓，各核心和 I/O 電源可靈活搭配，不同電源斜坡速率下需注意 PDN 引腳的使用，以確保設備正常校準和啟動。同時，可根據需要延遲 (V_{DD_Yx_Yy}) 輸出，保護 DSP 的 I/O。
  2. 配置設置：可通過 32 種預設引腳模式滿足常見應用需求，也可使用 SPI 或 (I^{2} C) 進行編程，(I^{2} C) 還支持 4 種不同地址，方便多個設備在同一通信線上使用。
  3. 輸入切換：Smart Input MUX 支持自動和手動切換，可抑制切換過程中的毛刺，且在自動模式下，兩個輸入頻率需相近，最大允許相差 20%。
  4. VCO 校準：為保證時鐘輸出的最佳相位噪聲性能，需對 VCO 進行校準。校準過程包括進入和退出復位狀態、設備穩定以及實際校準等步驟。
  5. 輸出同步：可使用 SYNCN 信號對輸出分頻器進行同步，這對于多 CDCM6208V2G 系統尤為重要，可有效減少輸出偏斜的不確定性。

六、總結

CDCM6208V2G 憑借其卓越的性能、靈活的配置和豐富的功能，成為眾多電子系統中時鐘生成和抖動清理的理想選擇。在實際設計中，我們需要根據具體應用需求，合理選擇引腳模式、配置寄存器、設計電源和布局 PCB，以充分發揮該器件的優勢，為系統提供穩定、準確的時鐘信號。大家在使用過程中遇到任何問題，或者有不同的見解，歡迎在評論區交流討論！