【博主簡介】本人“愛在七夕時”，系一名半導體行業質量管理從業者，旨在業余時間不定期的分享半導體行業中的：產品質量、失效分析、可靠性分析和產品基礎應用等相關知識。常言：真知不問出處，所分享的內容如有雷同或是不當之處，還請大家海涵。當前在各網絡平臺上均以此昵稱為ID跟大家一起交流學習！

晶圓背面金屬化工藝(以下簡稱“背金工藝”)是一種與其他物理和化學工藝相結合的綜合技術。也是降低功率器件的功率損耗，提高電子產品的功率利用率是一項重要技術。它還為新產品(例如太陽能電池，微計算機處理(MEMS))奠定了基礎。

目前，軍事，航空，航天等領域的電路中的許多模塊要求芯片和其他基本電子部件的背面具有可焊接性，以滿足焊接和組裝后的高可靠性要求。晶圓背面金屬化技術在中國已經相當成熟，但仍處于單芯片開發階段。那具體來講，晶圓背金工藝技術到底是個啥，對芯片的制造有哪些用處和影響等等，這就是本章節我要跟大家分享的主題了。

一、背金工藝技術的介紹

背金，英文全稱：Backside Metallization，簡稱：BSM，部分場景也會稱作：BM，中文全稱：背面金屬化。而背金工藝是晶圓背面淀積金屬化過程的一種工藝技術，晶圓經過減薄后，用PVD的方法（濺射和蒸鍍）在晶圓的背面鍍上金屬。它的主要目的在于通過金屬層的特性提升芯片的散熱性能、機械穩定性以及與外部電路的連接能力，從而確保芯片的可靠性與工作效率。

二、背金（BSM）的金屬組成

為實現良好附著、防止擴散及優化焊接，背金（BSM）層通常采用多層結構，每層功能各異。一般會有黏附層、阻擋層和防氧化層（焊接層）三層金屬組成，其中：

1、黏附層：通常是A，T或C等金屬，主要是為了與S片背面有良好的結合力，并且降低歐姆接觸的阻值。如果T與硅的結合力不好，會造成金屬層剝離與阻抗四上升等問題。

2、阻擋層：是位于黏附層之上，通常是純Ni或NiV合金，作用是防止金屬的擴散，避免因擴散形成的高阻化合物影響器件性能。

3、防氧化層（焊接層）：作為最外層，通常是Ag，Au，需具備良好的導電導熱性、抗氧化性以及與焊料的潤濕性，該層直接參與后續的芯片焊接或粘接過程。常見的組合有:

a. MOSFET需求的鈦(20-200nm)/鎳(200-400nm)/銀 (100-2000nm)，即：Ti/NiV/Ag

b. IGBT需求的鋁/鈦/鎳釩/銀，即：(AI/Ti/NiV/Ag)等等。

在一些高端應用中，背金（BSM）結構可能更為復雜，包含種子層或多層組合，以適應高溫、高功率等苛刻工作條件。

三、背金（BSM）工藝流程

完整的背金（BSM）工藝包含一系列精密步驟，確保金屬層與硅基底牢固結合并發揮預期功能。所以，總結歸納其主要流程有如下四個：

如上圖，步驟為： Tape → Grinding → Si Etch → Detape → Pre-Treatment → Back Metal 即：貼膠紙→減薄→硅刻蝕→撕膠紙→預處理→背面金屬化；

1、Tape（貼膠紙）

在晶圓正面貼上下圖所示的藍色膠帶，保護晶圓正面的圖形。

加工完產品后，需要逐片檢查貼膜質量，要求整張膜下面都沒有氣泡，貼膜在硅片表面的顏色要均勻、一致，硅片邊緣的膜要切割整齊、光滑，膜的邊緣和硅片邊緣一致，上述任何一項不滿足， 都要撕掉膜，重新貼膜。

2、Grinding（減薄）

將硅片背面研磨，減薄到適宜厚度，采用機械拋光的方法；

表面研磨的目的是利用物理原理將晶片表面改善，使之變得更光滑、更平整，以減少背金后造成的缺陷，提高金屬覆蓋層的穩定性及可靠性，潔凈表面也會有助于金屬的真空貼裝及準備工作。

3、Si Etch（硅刻蝕）

在背面減薄之后，硅片背面會有很多缺陷，并且有硅粉殘留。此時wafer內部應力很大，容易碎片，硅腐蝕可以消除其內部應力，并且使其表面粗糙度更大，金屬更容易在其上淀積。

常用硝酸和氫氟酸進行刻蝕處理，方程式為：

Si+HNO3+6HF=H2SiF6+H2NO2+H2O+H2；

4、Detape（撕膠紙）

此工序就比較簡單了，在此就不過多贅述了；

5、Pre-Treatment（預處理）

硅片背面的清潔度對種子層金屬與Si的結合力影響很大，因此要保證足夠的清潔，一般用BOE洗去硅表面的自然氧化層。此步驟對保證金屬與硅的結合強度至關重要。

6、Back Metal（背面金屬化）

背面金屬化這是核心步驟，通常采用物理氣相沉積法，如電子束蒸發或磁控濺射兩種方法，在真空腔體內，依次沉積多層金屬薄膜。

最常見的是用電子束蒸發的方法，將被蒸鍍的晶片內部的金屬原料以特定的方式熱鍍至晶片的表面，以形成一層薄膜覆蓋;金屬的鍍膜厚度通常介于10~30微米之間。

以Ti/Ni/Au（Ag）為例，當前我曾見過的對應的金屬厚度為：

Ti1k?，Ni3.5k?，Au（Ag）1k?（6k?），當然厚度可以根據具體的場景而不同。

其實，嚴格來講，在做完Back Metal（背面金屬化）后，是還有一道叫“轉染”的工序，它的主要作用是清除金屬覆蓋層上的金屬殘渣，以避免在后續制程中晶片表面發生斷裂及缺陷，也是比較重要的呢。

四、背金（BSM）工藝基礎知識介紹

以下就是本章節主要跟大家分享的內容了，希望有興趣的朋友或是同行可以一起交流學習：

因為本培訓資料章節太多，完整版如有朋友有需要，可私信我邀請您加入我“知識星球”免費下載PDF版本。注意：此資料只可供自己學習，不可傳閱，平臺有下載記錄，切記！歡迎加入后一起交流學習。

五、背金（BSM）工藝的優缺點

1、優點:

a. 散熱性能提升

背面金屬層（如銀、金）具有高導熱性，能快速導出芯片工作時產生的熱量，降低熱應力，尤其適用于高功率器件（如CPU、IGBT）和LED封裝。

b. 機械穩定性增強

金屬層可加固減薄后的晶圓，減少后續加工或使用中的破碎風險，提高封裝整體可靠性。

c. 優化電學連接

金屬層（如鈦）與硅形成良好的歐姆接觸，降低接觸電阻，同時為焊接或導電膠提供穩定界面，提升電氣連接性能。

d. 抗環境干擾

金屬覆蓋層能保護芯片背面免受氧化、污染及電磁干擾，延長器件壽命。

e. 工藝兼容性高

多層金屬結構（如Ti/Ni/Ag）設計靈活，可適配不同應用需求（如功率器件或太陽能電池）。

2、缺點

a. 成本高昂

需專用設備（如電子束蒸發臺）和貴金屬材料（如銀、金），工藝復雜，對生產環境（真空度、清潔度）要求嚴苛。

b. 工藝控制難度大

易因清潔不徹底、真空泄漏等問題導致金屬層剝離（Peeling）或濺源缺陷，影響良率。

c. 潛在性能影響

金屬層可能吸收部分能量，對某些敏感電學參數（如高頻信號）產生細微干擾。

d. 環境敏感性

金屬層（如銀）易氧化或受污染，需嚴格存儲條件，否則可能出現黃斑、白斑等缺陷。

e. 厚度與均勻性挑戰

金屬層過薄或分布不均可能導致附著力不足，需精確控制參數（如預熱溫度、蒸發速率）。

背金（BSM）工藝雖在散熱、機械強度和電學性能上優勢顯著，但其高成本和工藝復雜性限制了其在成本敏感型產品中的應用。未來發展方向可能聚焦于材料創新（如替代貴金屬）和工藝優化（如減少缺陷率）。

六、晶圓背金（BSM）脫落品控標準

前面講過，鈦（Ti）在半導體封裝中常用作黏附層，因為它與許多半導體材料和金屬都有良好的結合力。對于Si和SiC，Ti通常都能形成穩定的親和性很好的化合物，從而提供良好的黏附效果。

而SiC是一個比較硬的材料，具有更高的化學穩定性。這可能導致Ti與SiC的結合力略低于與Si的結合力，但差異可能不大，關鍵的評估指標通常是背金（BSM）層的剝離強度或脫落比例。

SiC 背金（BSM）金屬體系較多，Ti是非常常見的黏附層，Ti/Ni/Ag或者其他金屬都可以，其他的金屬層如Ni和Ag也常用作導電層和焊接層。

通常會基于以下幾點考慮：

a. 結合強度：確保背金（BSM）與SiC有良好的結合力；

b. 熱和電性能：金屬應該有良好的熱和電導性；

c. 可靠性：考慮金屬之間可能的擴散和反應，選擇能夠在所需的工作溫度和環境中提供穩定性的金屬體系。

所以，在背金（BSM）工藝中，脫落比例和脫落強度是衡量產品質量的重要指標：

1、脫落比例標準

在背金（BSM）工藝中，單個芯片鍍層脫落的比例是一個關鍵的質量控制點，根據行業實踐，單個芯片鍍層脫落≥10%被視為不良。此外，整個圓片鍍層脫落的比例也是一個考量因素，整個圓片鍍層脫落≥5%同樣被視為不良。

2、脫落強度標準

背金（BSM）工藝中，背面（BSM）金屬與硅片背面的粘附性是至關重要的。在傳統的背金（BSM）工藝中，由于超薄硅片的過度研磨、金屬附著面的粗糙度不匹配、單層金屬蒸鍍等問題，直接降低了背面金屬與硅片背面的粘附性，造成了硅片的早期失效。因此，提高背金（BSM）工藝的可靠性和良率是工藝優化的重要目標。

通過優化工藝，如背面粗糙化和背面金屬蒸鍍工藝，可以提高背面金屬層的粘附性。例如，通過多層金屬（Ti, Ni, Ag）的系統選擇和工藝參數的重新設定，可以提高背面金屬層的粘附性。這些標準和實踐表明，背金（BSM）工藝中對脫落比例和脫落強度的控制是非常嚴格的，以確保半導體的產品的可靠性和性能。

七、芯片背金（BSM）脫落的影響（Impact of Peeling）

內行的朋友都知道：背金/背銀層的主要作用是歐姆接觸（導電）、散熱通道以及共晶/粘貼附著界面。一旦發生脫落，會在晶圓減薄、劃片（Dicing）、固晶（Die Attach）及最終使用階段引發嚴重后果，具體帶來的影響有如下幾點：

1、電性能失效 (Electrical Failure)

接觸電阻增大 (High Rdson/Vf): 對于垂直結構器件（如Power MOSFET, IGBT, 二極管），電流需要從芯片背面流出。背金（BSM）脫落會導致有效接觸面積減小，接觸電阻急劇上升，導致器件壓降（Vf/Rdson）超標。

開路 (Open Circuit): 嚴重脫落會導致芯片與引線框架（Leadframe）完全斷開，造成開路失效。

2、熱性能失效 (Thermal Failure)

熱阻增加 (Increased Rth): 背金（BSM）是熱量傳導的關鍵界面。脫落會導致芯片與基板之間產生空氣隙（Air Gap），極大增加熱阻。

過熱燒毀: 在大功率工作下，熱量無法及時導出，導致結溫（Junction Temperature）過高，引發熱擊穿或燒毀。

3、封裝工藝良率損失 (Process Yield Loss)

固晶失效 (Die Attach Failure): 在Die Bond工藝中，如果背金（BSM）附著力差，銀漿或焊料無法潤濕芯片背面，導致Die Shear（剪切力）強度不足，芯片在后續打線（Wire Bond）或模塑（Molding）過程中位移或飛出（Die Fly）。

劃片崩缺 (Dicing Chipping): 附著力差的金屬層在劃片刀的高速切割下容易卷邊、撕裂，甚至帶動硅襯底崩缺。

4、可靠性風險 (Reliability Risks)

分層 (Delamination): 在回流焊（Reflow）或溫度循環（TC）測試中，由于熱膨脹系數（CTE）不匹配，微小的脫落會擴展為大面積分層，導致“爆米花效應”（Popcorn Effect）。

八、芯片背金（BSM）脫落不良的發生原因（Root Causes）

導致背金（BSM）脫落的原因通常涉及晶圓表面狀態、沉積工藝和后續熱處理三個方面：

1、晶圓表面處理不當 (Pre-treatment Issues)

a. 有機污染/氧化層

硅片背面在沉積金屬前未清洗干凈，殘留的有機物、切削液、手指印或自然氧化層（Native Oxide）會阻隔金屬原子與硅原子的結合。

b. 表面粗糙度 (Roughness)

（1). 過光滑: 經過過度拋光（Polishing）的硅表面缺乏機械互鎖（Mechanical Interlocking）結構，物理附著力較差。

（2). 損傷層: 減薄（Back Grinding）后未有效去除損傷層（Damage Layer），導致金屬層附著在松動的硅晶格上。

2、沉積工藝異常 (Deposition Process Issues)

a. 真空度不足

蒸發（Evaporation）或濺射（Sputtering）時真空度不夠，導致殘余氣體（如氧氣、水汽）摻入金屬膜，形成氧化物夾雜，削弱附著力。

b. 溫度控制

沉積時晶圓溫度過低，金屬原子動能不足，無法形成致密的薄膜；溫度過高可能導致光刻膠（如有）碳化或應力過大。

c. 應力失配

沉積速率過快或膜厚設計不合理，導致金屬內部積累巨大的內應力（Tensile or Compressive Stress），當應力超過附著力時即發生自發剝離。

d. 阻擋層缺失

對于金/銀等不活潑金屬，直接沉積在硅上附著力極差。如果沒有鈦（Ti）、鉻（Cr）、鎳（Ni）或鈦鎢（TiW）作為粘附層（Adhesion Layer），極易脫落。

3、后續工藝影響 (Post-Process Impact)

a. 合金化/燒結不足

沉積后的退火（Sintering/Alloying）溫度或時間不足，未能形成牢固的金屬硅化物（Silicide）合金層。

b. 劃片水壓過大

在劃片清洗過程中，高壓清洗水流直接沖擊切口邊緣，如果邊緣附著力稍弱，會被沖起剝落。

九、芯片背金（BSM）脫落的失效機理（Mechanism）

背金（BSM）脫落的微觀失效機理主要可以歸納為以下三大類：

1、界面結合力不足 (Weak Interface Bonding)

a. 范德華力失效

這是物理吸附的主要力量。當界面存在沾污時，金屬原子無法靠近硅原子到足以產生強范德華力的距離。

b. 化學鍵缺失

理想的背金（BSM）工藝（如Ti/Ni/Ag）中，底層Ti會與Si反應生成TiSi?（鈦硅化物），形成極強的共價鍵化學錨定。如果界面有氧化硅（SiO?）阻擋，無法形成硅化物，附著力將大幅下降。

2、應力釋放 (Stress Relaxation)

金屬薄膜與硅襯底的CTE（熱膨脹系數）差異巨大（Si: ~2.6ppm/°C, Al: ~23ppm/°C, Au: ~14ppm/°C）。在經歷冷熱沖擊時，界面產生巨大的剪切應力（Shear Stress）。當 剪切應力 > 界面結合強度 時，發生分層脫落。

3、柯肯達爾效應 (Kirkendall Effect) - 針對多層金屬

在高溫老化過程中，如果阻擋層（如Ni）失效，不同金屬層之間擴散速率不同，會在界面處形成微空洞（Voids），導致機械強度變弱進而剝離。

十、芯片背金（BSM）脫落不良的檢測與攔截（Detection & Screening）

其實，講到如何在出貨前攔截芯片背金（BSM）脫落不良的問題，應該說是仁者見仁，智者見智吧。因為每家半導體公司的制程工藝質量管理都有自己一套定律和手段的，在此，只能綜合歸納一下現比較常見的檢測與攔截方法：

1、在線監控 (In-line Monitor)

a. 百格測試 (Cross-Hatch Tape Test)

這是最經典的一種方法，在晶圓陪片（Dummy Wafer）或邊緣區域用刀片劃出網格，貼上3M 600或610膠帶，迅速撕下，觀察有無金屬格脫落。（標準：ASTM D3359）

b. 劃痕測試 (Scratch Test)

使用硬度計或專用探針在膜層表面施加壓力劃動，檢測膜層破裂或剝離的臨界載荷。

c. 外觀檢查 (Visual Inspection)

顯微鏡下觀察金屬層是否有起泡（Blistering）、變色或邊緣卷起。

2、破壞性測試 (Destructive Test)

a. 煮沸實驗 (Boiling Test)

將晶圓放入沸水中煮一定時間（如1小時），取出后做Tape Test。這是模擬惡劣環境下水汽侵入界面的能力。

b. Die Shear Test (固晶剪切力)

將芯片粘貼在基板上，推刀測試芯片受力脫落時的模式，若發生硅裂（Silicon fracture）或膠裂（Cohesive failure）即為合格，但如果發生金屬層與硅面分離（Metal peeling from Si）即為不合格。

十一、芯片背金（BSM）脫落不良的驗證方法 (Verification Methods)

當發生背金（BSM）脫落問題并導入改善措施后，需進行以下驗證：

1、可靠性驗證 (Reliability Qualification)

a. TC (Thermal Cycling):

-55°C ~ 150°C, 500-1000 cycles；

b. PCT (Pressure Cooker Test) / HAST

高溫高濕高壓下，加速水汽滲透，驗證抗腐蝕和抗剝離能力；

c. HTS (High Temp Storage)

高溫存儲，驗證金屬間化合物擴散導致的空洞剝離；

2、微觀結構分析 (FA)

a. SEM/EDX

觀察剝離界面。如果剝離面上只有硅，說明金屬完全沒沾上；如果有金屬殘留，需分析斷裂發生在哪一層（如Ti與Ni之間，還是Ti與Si之間）；

b. FIB (聚焦離子束)

切片觀察界面是否有氧化層、空洞或微裂紋；

c. AES/XPS

分析界面極薄的化學成分，檢測是否有C（有機沾污）或O（氧化）元素富集。

十二、芯片背金（BSM）脫落不良的預防與改善對策 (Prevention & Improvement)

1、表面處理優化

a. 加強清洗

在蒸鍍/濺射前，必須進行嚴格的化學清洗（如HF酸洗去除原生氧化層）；

b. 原位反濺 (In-situ Sputter Etch)

在PVD機臺真空腔體內，鍍膜前先用氬氣（Ar）等離子體轟擊硅片表面，物理去除表面氧化層和吸附水，并活化表面（增加表面能）。這是解決背金脫落最有效的手段之一；

2、膜層結構設計

a. 引入粘附層

必須使用Ti、Cr、TiW等與硅親和力強的金屬打底。推薦結構：Ti/Ni/Ag 或 Cr/Ni/Au；

b. 優化厚度

粘附層不宜過厚（通常幾百埃 ?），過厚會增加內應力；也不宜過薄，需保證覆蓋率。

3、工藝參數調整

a. 基板加熱

沉積過程中適當加熱晶圓（如150°C-300°C），增加原子遷移率，促進界面合金化反應，形成牢固的鍵合；

b. 控制粗糙度

背面減薄工藝（Backgrinding）后，通過拋光或濕法腐蝕（Stress Relief Etch）控制在一個適宜的粗糙度范圍（Ra 0.1~0.4μm 左右通常較好，具體視膠體和金屬而定），既去除損傷層又保留一定的機械互鎖能力；

4、烘烤與合金化

沉積后進行退火處理（Annealing），溫度通常在400°C左右（視共晶點而定），使界面金屬與硅相互擴散形成硅化物，這是將“物理吸附”轉變為“化學鍵合”的關鍵步驟。

十三、背金（BSM）工藝的技術特點與應用領域

背金（BSM）工藝作為一項關鍵封裝技術，具有鮮明的技術特點和廣泛的應用前景，同時也面臨一定的挑戰。

該工藝的主要優點包括：顯著提升芯片的散熱能力，降低工作溫度；增強芯片機械強度與封裝整體可靠性；提供穩定、低阻的背面電學接觸界面；保護芯片背面免受環境污染；有利于后續的真空貼裝等工藝步驟。

然而，背金（BSM）工藝也存在一些缺點與挑戰：工藝成本較高，涉及專用設備（如電子束蒸發臺）和高端材料；工藝控制復雜，易受真空度、清潔度等因素影響，可能產生金屬層剝離（Peeling）、濺源等缺陷；金屬層的引入可能對某些極端敏感的電學參數產生細微影響。

目前，背金（BSM）工藝主要應用于以下領域：功率半導體器件，如電動車電機控制器、變頻空調中的IGBT和MOSFET，這些器件發熱量大，對散熱要求極高；高端計算芯片，如CPU、GPU處理器，需要高效的散熱和穩定的封裝連接；LED封裝，以提高散熱效能和延長壽命；太陽能電池板，提升其轉換效率和長期可靠性。

十四、寫在最后面的話

總體來講，芯片背金（BSM）工藝是晶圓后端封裝的關鍵工序之一，核心是在晶圓背面（與器件面相對）沉積金屬層（通常為 Ti/Ni/Au 或 Cr/Ni/Au 多層結構），作用是增強芯片與基板的導電性、散熱性及粘接可靠性，常見于功率器件、高頻芯片等對電氣 / 熱性能要求較高的產品。該工藝一般通過磁控濺射或蒸發鍍膜實現，需嚴格控制金屬層厚度、附著力及表面平整度，以適配后續的 Die Bond（芯片粘接）工序。

背金（BSM）脫落是該工藝的典型不良，核心誘因分為三類：

1、工藝制程缺陷

晶圓背面預處理（如去膠、清洗）不徹底，殘留有機雜質 / 顆粒導致金屬層與晶圓基底附著力不足；鍍膜過程中真空度不足、溫度波動大，造成金屬層結晶不良、分層。

2、材料匹配性問題

背金（BSM）金屬層與晶圓襯底（如 Si、SiC）的熱膨脹系數差異過大，封裝后溫變循環中產生應力，引發界面剝離；塑封料與背金層的化學兼容性差，固化過程中釋放的小分子腐蝕金屬界面。

3、后段工序損傷

晶圓減薄、切割過程中機械應力過大，導致背金（BSM）層微裂紋；Die Bond 時壓力不均、溫度異常，破壞背金與芯片的結合界面。

解決背金（BSM）脫落需從全流程管控：優化背面清洗工藝（增加等離子清洗）、控制鍍膜參數（穩定真空度與溫度）、選用匹配性更優的金屬層組合，同時規范后段機械加工的應力控制，配合附著力測試（如劃格法）提前篩查風險，可有效降低不良率。

隨著半導體技術向更高功率密度、更小尺寸和更高集成度發展，背金（BSM）工藝將持續高速演進，特別是在材料體系、工藝精度和集成方案上都會有不斷的創新，以滿足未來電子產品對性能與可靠性的嚴苛需求，所以對于背金（BSM）工藝當前存在的制程缺陷也在一步步提升和完善當中。

分享一份芯片背銀/背金脫落失效模式及效應研究圖表：

參考資料

1. 芯片制造中的背金工藝介紹； ——中國科學院半導體研究所；

2. 背金工藝的作用是什么？ ——CSDN博客；

3. 道功率芯片背金工藝優化和缺陷改善； ——豆丁網；

4. 半導體的背金工藝簡介以及脫落比例； ——梵易 Ryan；

5. 芯片背銀_背金脫落（Backside Metallization Peeling）失效模式及效應研究； ——小馬哥；

6. 半導體制程中“背金工藝”的詳解； ——公眾號 愛在七夕時；

免責聲明

【我們尊重原創，也注重分享。文中的文字、圖片版權歸原作者所有，轉載目的在于分享更多信息，不代表本號立場，如有侵犯您的權益請及時私信聯系，我們將第一時間跟蹤核實并作處理，謝謝！】

審核編輯 黃宇