本教程聚焦SiC JFET 在固態(tài)斷路器中的應(yīng)用，核心內(nèi)容包括三大板塊，闡釋 SiC JFET 的關(guān)鍵特性、系統(tǒng)說明 SiC JFET 如何推動(dòng)電路保護(hù)系統(tǒng)取得重大進(jìn)步、通過評(píng)估和測(cè)試結(jié)果展示產(chǎn)品性能。我們已介紹過浪涌電流、應(yīng)對(duì)不斷攀升的電力需求、為什么要使用固態(tài)斷路器，以及SSCB 采用 SiC JFET 的四個(gè)理由。本文將繼續(xù)介紹評(píng)估與結(jié)果、SiC JFET 如何實(shí)現(xiàn)熱插拔控制。

評(píng)估與結(jié)果

為了評(píng)估固態(tài)斷路器中的 Combo JFET 性能，我們使用了下圖所示的評(píng)估板 (EVB) 。它用于搭配兩個(gè)背靠背 UG4SC075005L8S 750 VAC Combo JFET 。 EVB 具備雙向電流阻斷能力，同時(shí)也允許電流雙向流動(dòng)。

該 EVB 有七個(gè)功能塊：

? 電源通道，包括電池、緩沖器和柵極驅(qū)動(dòng)器

? 電流感測(cè)調(diào)節(jié)和過流保護(hù)

? JFET 結(jié)溫感測(cè)，測(cè)量 JFET VGS 壓降

? VDS 感測(cè)，測(cè)量 MOSFET 壓降

? 模數(shù)轉(zhuǎn)換 (ADC)

? 微型計(jì)算機(jī)單元和接口 (MCU)

? 帶輸入和控制電源轉(zhuǎn)換器的輔助電源

溫度感測(cè)

結(jié)溫可通過測(cè)量過驅(qū)時(shí)的柵源 JFET 電壓來感測(cè)。測(cè)量只能在兩個(gè) JFET 都上電的情況下進(jìn)行。

采用之前推文提到的雙放大器溫度感測(cè)方法， 我們將校準(zhǔn)溫度 TJ 與柵源電壓曲線 VG_JFET 進(jìn)行了比對(duì)。 此方法能夠消除低壓 MOSFET 的電壓降引起的偏移。

下圖表展示了 -25 A 至 +25 A 范圍內(nèi) MOSFET 柵源電壓測(cè)量結(jié)果。 應(yīng)用抵消公式后， 可以得出更準(zhǔn)確的“ 平均倒數(shù)” 曲線 T 56， 如圖中棕色曲線所示。

由于兩個(gè) MOSFET 上的漏源電壓可以相互抵消(與電流方向無關(guān))，因此很容易繪制一條反映兩個(gè) JFET 柵源電壓測(cè)量結(jié)果平均值的曲線。這樣，我們就能推導(dǎo)出整個(gè) MOSFET VGS 范圍內(nèi)的正確結(jié)溫。

最終結(jié)果是， 溫度與電壓之間呈現(xiàn)近乎理想的線性關(guān)系 。溫升斜率遵循公式 y = 0.0077 x + 0.6104 ， 最終得出 JFET電壓 VG_JFET 隨溫度 T J 變化的系數(shù)為 2.54 mV/ °C。

通過 JFET 柵極電壓降感測(cè)的結(jié)溫 TJ 曲線， 也可用于繪制 Combo JFET 的歸一化導(dǎo)通電阻測(cè)量結(jié)果在給定 TJ范圍內(nèi)的曲線。 下圖假設(shè) VGS 為 12 V， 電流 ID 為 80 A。漏源電壓與導(dǎo)通電阻的關(guān)系由如下導(dǎo)通電阻公式表示：

其中 Np表示并聯(lián)芯片數(shù)量。

電流感測(cè)

采用 EVB 測(cè)量電流有兩種方法。 下方圖表展示了分流電阻法的結(jié)果。 兩個(gè)分流電阻被插入共源點(diǎn)。 該方法的結(jié)果具有非常令人滿意的線性度。

第二種方法基于對(duì)漏源電壓 VDS 和溫度 T J 的測(cè)量結(jié)果進(jìn)行估算， 而溫度本身由導(dǎo)通電阻 RDS(on) 推導(dǎo)得到。 該方法的結(jié)果確實(shí)存在一定程度的非線性。

然而， 在測(cè)試器件的過流動(dòng)作能力 ( 這種能力對(duì)于斷路器至關(guān)重要 ) 時(shí)，這種較小程度的非線性不會(huì)成為問題 。 最重要的是最接近過流動(dòng)作設(shè)置的電流測(cè)量結(jié)果， 此結(jié)果可以被非常精確地校準(zhǔn)。

過流保護(hù)

針對(duì) EVB 的過流保護(hù)測(cè)試特性， 通過改變電阻值，將過流閾值設(shè)置為約 660 A。 過流狀態(tài)被鎖存， 直到手動(dòng)復(fù)位或通過軟件復(fù)位。

從開關(guān) S 1 引出的電纜 L 1 和 L 2 為#12 AWG， 長(zhǎng)度均為 61 cm 。 電容C1 是一個(gè) 100 μF/ 800 VDC 單元，充電至 150 VDC 。

柵極電阻 RG 的測(cè)試范圍為 4.7 Ω 至 300 Ω。 每次測(cè)試所呈現(xiàn)的曲線與下圖所示 100 Ω 測(cè)試的結(jié)果大致相同。 利用電容中儲(chǔ)存的能量， 電流迅速提高到約 650 A。 此時(shí)， 比較器觸發(fā)保護(hù)機(jī)制， 在約 7.5μs時(shí)安全關(guān)斷電路。

SiC JFET 如何實(shí)現(xiàn)熱插拔控制

前文介紹了浪涌電流限制的概念 ， 并說明了要在更高電壓下更快速 、更安全地關(guān)斷電路， 必須使用固態(tài)斷路器。

任何元件在用于限制浪涌電流之前 ， 首先必須以線性模式 運(yùn)行。 這是場(chǎng)效應(yīng)晶體管最為人熟知的模式 ， 其特點(diǎn)是輸出波形會(huì)保留輸入的形狀和頻率 ， 包括信號(hào)被放大時(shí)。 線性模式( 也稱為“ 有源模式” ) 要求寬裕的安全工作區(qū)(SOA) ， 并確保熱穩(wěn)定性。

為了達(dá)到最佳效果 ， 浪涌限制元件應(yīng)兼具短路和過流保護(hù)功能 。 為確保實(shí)現(xiàn)這一目標(biāo)， 開關(guān)速度必須可控 ， 以限制電壓過沖。 它還必須能夠高度穩(wěn)健地處理高峰值電流。

為確保正常運(yùn)行， 該元件的導(dǎo)通電阻必須盡可能低 ， 以減少導(dǎo)通損耗。 它必須盡可能小， 從而減少并聯(lián)使用的元件數(shù)量。 綜合所有這些要求 ， 最合適的選擇是 SiC JFET 和 SiC Combo JFET 。

了解線性工作模式

半導(dǎo)體器件( 及功率 MOS 器件) 的輸出特性可分為三個(gè)區(qū)域：截止區(qū)、 歐姆區(qū)和有源區(qū)。 當(dāng)輸出處于截止區(qū)時(shí)， 由于只有極小電流流動(dòng)， 可認(rèn)為器件處于關(guān)斷狀態(tài)。 當(dāng)柵源電壓VGS被驅(qū)動(dòng)到足夠高時(shí)， 器件即進(jìn)入歐姆區(qū)。 此時(shí)， 漏源電壓 VDS較小， 電流主要由導(dǎo)通電阻決定。

歐姆區(qū)是電阻恒定的區(qū)域。 在該區(qū)域內(nèi)， 柵源電壓介于 0 和閾值電壓 VGS(th) ( 也稱為“ 夾斷電壓” ) 之間， 導(dǎo)電溝道開始在源極和漏極之間形成并有電流流過。 如果 VDS 為零， 無論 VGS 如何，漏極電流 ID 也會(huì)變?yōu)榱恪?歐姆區(qū)的邊界由以下公式定義：

有源區(qū)是器件以線性模式工作的區(qū)域。 在該區(qū)域中， 漏極電流主要取決于柵源電壓， 不過漏源電壓仍可能有一定的影響， 尤其是在 VDS較低時(shí)。

125 °C 時(shí)安森美(onsemi) 1200 V JFET 的輸出特性

在實(shí)際應(yīng)用中， 安森美 JFET 器件在所謂的飽和區(qū)( 涵蓋大部分有源區(qū) ) ， 往往展現(xiàn)出更為平坦的特性曲線 。 這不是“ 線性模式 ” 得名的真正原因 ， 但它足夠直觀 ， 便于作為一個(gè)參考指標(biāo)。 緊接著歐姆區(qū)， 在 VDS 超過閾值電壓之后，仍有一小段區(qū)域可被視為非線性區(qū)域 。 當(dāng)電流輸出保持平坦時(shí)， 開始進(jìn)入線性模式。

JFET大部分工作時(shí)間都處于線性式 。 在此期間， 熱量會(huì)在芯片中產(chǎn)生， 并擴(kuò)散到整個(gè)封裝 ， 最終通過散熱器消散 。

在線性模式下， JFET對(duì) VDS 不敏感， 但對(duì)用于控制電流的VGS 仍然非常敏感。

在線性模式下 ， 柵源電壓大于夾斷電壓 ， 漏源電壓已超過閾值點(diǎn)。 漏極電流 ID 等于該閾值點(diǎn)的平方乘以跨導(dǎo)參數(shù) k， 反映芯片將電壓變化轉(zhuǎn)換為電流變化的能力 。 這些參數(shù)體現(xiàn)在下方的公式中。

實(shí)現(xiàn)浪涌電流限制功能

為使 SiC JFET 能夠用于限制浪涌電流， 下方的電路在 Q1 處使用 SiC JFET 器件作為恒流源。 電阻 RS 與 JFET 和輸出 HVDC 2 串聯(lián)， 用作反饋元件。 電流 Is 從輸入 HVDC 1 流到 JFET ， 再流經(jīng)電阻 RS ， 在 RS 兩端產(chǎn)生一個(gè)電壓。 這將設(shè)置柵源電壓 VGS， 進(jìn)而設(shè)置電流。

對(duì)電路施加恒定電流 ， 輸出電壓線性上升 ， 直到等于輸入電壓 。 在此期間 ，JFET 工作在線性模式， 因此 JFET 是唯一產(chǎn)生大量熱量的元件， 從而限制流入電容的浪涌電流。

在恒定電流下， 電壓線性上升， 直到等于輸入電壓。 此時(shí)， JFET 完全導(dǎo)通。 在此期間， 低壓 MOSFET Q2 保持關(guān)斷。 輸出端電容預(yù)充電后，Q2 可導(dǎo)通以旁路 RS ， 從而避免正常運(yùn)行期間發(fā)生功率損耗。 它是一個(gè)簡(jiǎn)單的源極電阻， 通過 JFET Q1 實(shí)現(xiàn)常通特性。

為使源極電阻更加可控并實(shí) 現(xiàn)常關(guān)特性， 可在電路中添加一個(gè) MOSFET Q3 來進(jìn)行開/關(guān)控制。 當(dāng) Q3 設(shè)置為關(guān)斷時(shí)， Q2 也會(huì)關(guān)斷， 但更重要的是，Q1 會(huì)關(guān)斷， 電流無法流動(dòng)。 如此一來， 電路便恢復(fù)了常關(guān)特性， 而這也是斷路器通常應(yīng)有的特性。

添加 Q3 后， 還能控制電流何時(shí)開始流動(dòng)。 當(dāng)電流斜坡上升時(shí)，Q2 設(shè)置為關(guān)斷。 Q3 導(dǎo)通， 使電流流過 SiC JFET 和電阻 RS ，從而將電流設(shè)置為恒定水平 。 當(dāng)輸入和輸出電壓相等時(shí) ， Q1完全導(dǎo)通， 然后可讓 Q2 導(dǎo)通以旁路 RS ， 以盡可能降低功率損耗。 由于能夠?qū)γ總€(gè)晶體管進(jìn)行單獨(dú)控制 ， 尤其是 JFET ，因此很容易將它們并聯(lián)布置。

仿真： RS = 50Ω ，電容負(fù)載 = 1 mF

更復(fù)雜的電路版本借助放大器增加了反饋控制 。 下方電路圖展示了一 個(gè)常關(guān)配置， 通過將 SiC JFET 與常關(guān)型低壓MOSFET 串聯(lián)配對(duì)來實(shí)現(xiàn)。 在該電路中， 齊納二極管 D2 將JFET 柵極連接到 MOSFET 源極， 而運(yùn)算放大器未通電， 使JFET 保持關(guān)斷狀態(tài)。

放大器會(huì)檢測(cè)通過感測(cè)電阻 Rsns的電流， 并將其與柵極控制電流進(jìn)行比較， 后者可能是可變的 。 現(xiàn)在不再是用簡(jiǎn)單 、 恒定的電流對(duì)電容充電 ， 電流曲線可能會(huì)改變 ， 例如變?yōu)楹愣üβ省?在這種情況下， 可以給 JFET 施加一個(gè)略正的電壓，將微小電流注入柵極， 使其過驅(qū)， 由此可使導(dǎo)通電阻RDS(on)降低約 15% 。 溫度感測(cè)的工作方式與以前一樣， 即通過測(cè)量柵源電壓 VGS。

采用這種配置時(shí)， 很難將 JFET 與一組放大器配合使用， 實(shí)現(xiàn)電流的均勻分配。 任何晶體管 ， 哪怕是源自同一晶圓的芯片 ， 其柵源閾值電壓也會(huì)存在一定的差異。 應(yīng)使用一組放大器來控制配對(duì)的 SiC JFET 。 記住， 電路可能需要降額運(yùn)行， 以應(yīng)對(duì)均流不均的情況。

速度控制測(cè)試及結(jié)果

SiC JFET 為斷路器帶來了更快的開關(guān)速度， 但對(duì)于大多數(shù) SSCB 應(yīng)用，開關(guān)速度應(yīng)設(shè)置為典型開關(guān)模式應(yīng)用的 1/50。 要大幅降低器件的速度是不切實(shí)際的， 即便添加緩沖器也做不到 。最好單獨(dú)使用 JFET ， 或者使用組合型 JFET 。 無論哪種情況， 您都可以接入 JFET 柵極， 其開關(guān)速度可通過柵極電阻直接設(shè)置。

為了測(cè)試開關(guān)速度和性能 ， 將一個(gè) SiC JFET 通過電阻 R7 與低壓MOSFET 串聯(lián)， 形成類似共源共柵的結(jié)構(gòu)。 MOSFET 被關(guān)斷， 導(dǎo)致 JFET被有效關(guān)斷， 不過柵極電流仍繼續(xù)流經(jīng) R7。 改變 R7 的電阻大小， 就能改變 JFET 的開關(guān)速度。

功率半導(dǎo)體器件并聯(lián)時(shí) ， 必須重點(diǎn)關(guān)注反饋導(dǎo)致的寄生振蕩 。 這種情況可通過調(diào)整開關(guān)速度來避免。 通過提高 R7 處的柵極電阻， 開關(guān)速度可以成比例地降低。電壓和電流變化率都會(huì)減小。

然而， 這樣做的一個(gè)代價(jià)可能是柵極電荷較高 。 因此， 柵極驅(qū)動(dòng)環(huán)路的設(shè)計(jì)和布局至關(guān)重要。 當(dāng)安森美 SiC JFET 在箝位感性負(fù)載下關(guān)斷時(shí)， 電流會(huì)從 JFET 溝道轉(zhuǎn)移到另一條路徑 ， 流經(jīng)漏柵電容 、 柵極電阻和柵極驅(qū)動(dòng)器 。 輸出電容的幾乎所有充放電電荷都是由柵極驅(qū)動(dòng)器通過柵極電阻提供或移除的 ， 而非借助負(fù)載電流 。這使得開關(guān)速度極佳 ， 如下方結(jié)果所示 ， 同時(shí)最大限度地抑制了振鈴 ， 避免了寄生振蕩的產(chǎn)生。

未完待續(xù)。