英偉達GPU直流供電架構與基本半導體SiC MOSFET在AI服務器PSU中的應用價值分析

傾佳電子（Changer Tech）是一家專注于功率半導體和新能源汽車連接器的分銷商。主要服務于中國工業電源、電力電子設備和新能源汽車產業鏈。傾佳電子聚焦于新能源、交通電動化和數字化轉型三大方向，代理并力推BASiC基本半導體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅動板等功率半導體器件以及新能源汽車連接器。?

傾佳電子楊茜致力于推動國產SiC碳化硅模塊在電力電子應用中全面取代進口IGBT模塊，助力電力電子行業自主可控和產業升級！

傾佳電子楊茜咬住SiC碳化硅MOSFET功率器件三個必然，勇立功率半導體器件變革潮頭：

傾佳電子楊茜咬住SiC碳化硅MOSFET模塊全面取代IGBT模塊和IPM模塊的必然趨勢！

傾佳電子楊茜咬住SiC碳化硅MOSFET單管全面取代IGBT單管和大于650V的高壓硅MOSFET的必然趨勢！

傾佳電子楊茜咬住650V SiC碳化硅MOSFET單管全面取代SJ超結MOSFET和高壓GaN 器件的必然趨勢！

生成式人工智能（Generative AI）的爆發式增長正在重塑全球數據中心的物理基礎設施，其中最為顯著的變革發生在高功率密度計算單元的供電網絡（Power Delivery Network, PDN）中。隨著大語言模型（LLM）參數量向萬億級別邁進，算力基礎設施的核心——GPU加速器，其單體功耗與集群功率密度正經歷著前所未有的躍升。NVIDIA作為AI算力的領軍者，其Hopper架構（H100）及最新的Blackwell架構（B200/GB200）不僅重新定義了計算性能的邊界，更迫使數據中心供電架構從傳統的12V交流配電體系向高壓直流（48V/54V）母線架構發生根本性遷移。

傾佳電子全面剖析NVIDIA高性能GPU架構下的直流供電系統演進邏輯，并深入探討碳化硅（SiC）金屬氧化物半導體場效應晶體管（MOSFET）在此類高密度電源供應單元（PSU）中的關鍵應用價值。傾佳電子特別聚焦于基本半導體（BASiC Semiconductor）的SiC技術路線與產品組合——包括B3M010C075Z、B3M025065B（TOLT封裝）及AB3M025065CQ等核心器件——如何通過卓越的開關特性、熱管理能力及宇宙射線耐受性，解決5.5kW至8kW AI服務器電源面臨的效率與密度雙重挑戰。分析表明，在OCP ORv3標準下，SiC MOSFET已不再是可選項，而是實現97.5%以上鈦金級/紅寶石級效率以及大于100W/in3功率密度的必要使能技術。

2. 算力爆炸下的能源危機：NVIDIA GPU供電架構的演進

要理解AI服務器電源（AI Server PSU）的技術變革，必須首先從負載端——即GPU及其互聯架構的功耗特性出發。摩爾定律的放緩與AI算力需求的指數級增長（每3.5個月翻一番）形成剪刀差，導致單芯片功耗急劇上升。

2.1 Hopper架構：H100開啟的700W時代與供電瓶頸

NVIDIA H100 GPU基于Hopper架構，采用臺積電4N工藝制造，集成了800億個晶體管。作為上一代A100的繼任者，H100在性能提升的同時，其熱設計功耗（TDP）也攀升至新的高度。

單體功耗極限： SXM5版H100的TDP達到700W，部分配置甚至更高 。相比之下，傳統CPU服務器的單路功耗通常在200W-350W區間。

集群功率密度： 一個標準的NVIDIA DGX H100系統包含8顆H100 GPU、2顆Intel Xeon Platinum CPU、4個NVSwitch以及高速網卡。單臺服務器的峰值功耗設計高達10.2 kW 。

機柜級挑戰： 在傳統風冷數據中心，一個標準機柜通常僅能支持10-15 kW的功率密度。然而，部署4臺DGX H100服務器的機柜功率密度瞬間突破40 kW 。這種密度使得傳統的12V配電架構面臨巨大的I2R損耗挑戰。在12V母線下，40kW意味著高達3333A的電流，銅排的截面積需求和傳輸損耗將變得不可接受。

2.2 Blackwell架構：GB200 NVL72與機柜級計算的千瓦級躍遷

Blackwell架構的推出標志著AI計算從“芯片級”向“機柜級”的徹底轉變。GB200 NVL72并非簡單的服務器堆疊，而是一個通過NVLink全互聯的巨型計算單元。

B200 GPU功耗： 單顆B200 GPU的TDP突破1000W大關，相比H100提升了約43% 2。

GB200超級芯片： 將兩顆B200 GPU與一顆Grace CPU封裝在一起，單節點的TDP高達2700W 。

NVL72機柜功率風暴： 一個GB200 NVL72機柜集成了72顆Blackwell GPU和36顆Grace CPU。加上NVLink Switch系統，整個機柜的功耗達到了驚人的120 kW 。

2.3 物理學的必然：從12V到48V/54V直流母線的遷移

面對120 kW的機柜功率，維持傳統的12V配電架構在物理上已不再可行。根據焦耳定律，傳輸損耗與電流的平方成正比。將配電電壓從12V提升至48V（或54V），電流可降低至原來的1/4，而線路損耗理論上可降低至原來的1/16。

電流對比分析：

120 kW @ 12V: 需傳輸 10,000 A 電流。這需要如同手臂般粗細的銅母排，且連接器接觸電阻會導致嚴重的發熱和壓降。

120 kW @ 54V: 電流降至約 2,222 A。雖然依然巨大，但通過分段母排（Busbar）和分布式電源架（Power Shelf）的設計，已處于工程可實現的范圍內 10。

這一轉變確立了48V/54V直流母線作為AI數據中心的核心骨干網。電源供應單元（PSU）的角色從為主板供電的組件，升級為向機柜直流母線輸能的核心電站。這一架構變遷直接催生了對高密度、高效率電源模塊（如5.5 kW PSU）的迫切需求，而這正是寬禁帶半導體（SiC/GaN）的絕對主場。

3. OCP ORv3標準下的AI服務器電源架構解析

為了應對AI負載的特殊需求，開放計算項目（OCP）推出了Open Rack Version 3 (ORv3) High Power Rack (HPR) 規范，這也成為了NVIDIA及其合作伙伴（如Delta、LiteOn、MPS等）設計電源系統的基準。

3.1 ORv3電源架（Power Shelf）的設計哲學

在ORv3架構中，電源不再內置于服務器機箱內，而是集中在機柜中部的電源架（Power Shelf）上。

容量配置： 一個標準的ORv3電源架高度通常為1OU或2OU，可容納6個電源模塊（PSU）。

功率等級： 隨著GPU功耗的提升，電源架的總功率已從早期的18 kW（6x 3kW）升級至33 kW（6x 5.5kW）甚至更高 。

冗余架構： GB200 NVL72機柜通常配備6到8個電源架，通過并聯為直流母線供電，形成N+N或N+1的冗余池，總供電能力設計需覆蓋132 kW至192 kW的峰值負載 。

3.2 核心組件：5.5 kW PSU的技術指標

作為電源架的基本構建單元，5.5 kW PSU的性能指標極為苛刻，代表了當前電力電子工業的最高水平。

功率密度： 必須在極為有限的體積內輸出5.5 kW。這意味著功率密度必須達到100 W/in3以上 。傳統的硅基方案在風冷條件下幾乎無法達到這一指標。

效率曲線： 必須滿足**80 Plus Titanium（鈦金級）**甚至更高的效率標準。

50%負載效率：> 97.5%

100%負載效率：> 96.5%

10%輕載效率：> 94% 。

動態響應： AI訓練任務具有極端的負載瞬變特性（Load Transient）。GPU在啟動訓練批次瞬間，電流需求可能在微秒級內從空閑跳變至峰值。PSU必須具備極快的環路響應速度，以維持54V母線的電壓穩定 。

3.3 拓撲結構的必然選擇：圖騰柱PFC與LLC

為了實現上述指標，傳統的升壓PFC+二極管整流橋方案已被徹底淘汰。行業普遍收斂于以下拓撲組合：

PFC級（功率因數校正）： 采用無橋圖騰柱（Bridgeless Totem-Pole）PFC拓撲，工作在連續導通模式（CCM）。

優勢： 省去了整流橋的導通損耗，效率理論極限最高。

挑戰： “快橋臂”必須進行硬開關操作。傳統硅MOSFET體二極管的反向恢復電荷（Qrr?）過大，會導致巨大的反向恢復損耗甚至器件損壞。因此，SiC MOSFET或GaN HEMT是實現CCM圖騰柱PFC的唯一選擇 17。

DC-DC級： 采用LLC諧振變換器。

優勢： 可實現原邊零電壓開通（ZVS）和副邊零電流關斷（ZCS），最大限度降低開關損耗。

挑戰： 為了減小磁性元件體積以提升密度，開關頻率需推高至200kHz-500kHz甚至更高。SiC MOSFET憑借低開關損耗和穩定的高溫RDS(on)?，成為原邊開關的首選 。

4. 碳化硅（SiC）MOSFET在AI PSU中的核心應用價值

在5.5 kW AI服務器電源的設計中，SiC MOSFET并非簡單的硅器件替代品，而是實現高密度與高效率的物理基礎。

4.1 物理特性的降維打擊

SiC材料的寬禁帶特性賦予了MOSFET遠超硅基器件的性能邊界：

極低的反向恢復電荷（Qrr?）： SiC MOSFET體二極管的Qrr?僅為同規格硅超結MOSFET的1/10甚至更低。這使得在圖騰柱PFC的硬開關過程中，反向恢復損耗幾乎可以忽略不計，直接使能了99%以上的PFC級效率 。

高溫下的導通電阻穩定性： 硅MOSFET在150°C時，其導通電阻（RDS(on)?）通常會增加到室溫值的2.5倍以上。而SiC MOSFET僅增加約1.3-1.5倍。在AI服務器長期滿載運行的高溫環境下，這意味著SiC的熱損耗遠低于硅，從而減輕了散熱系統的負擔 。

高熱導率： SiC的熱導率（4.9 W/cm·K）是硅（1.5 W/cm·K）的3倍以上。這使得SiC芯片能夠更有效地將熱量傳導至封裝外殼，允許更小的芯片面積承受更大的電流密度 。

4.2 電壓等級的戰略選擇：750V vs. 650V

在AI數據中心電源設計中，一個顯著的趨勢是從標準的650V器件轉向750V器件。這一轉變并非為了應對更高的輸入電壓，而是為了應對**宇宙射線（Cosmic Ray）**引起的單粒子燒毀（SEB）風險。

背景： 現代數據中心母線電壓通常在400V左右（PFC輸出）。對于650V器件，400V的工作電壓占其額定值的61%。

風險： 在海量部署（數萬臺服務器）和高海拔數據中心場景下，宇宙射線誘發的失效概率（FIT率）與器件承受的電壓應力呈指數關系。

解決方案： 采用750V SiC MOSFET，在400V母線下工作時，電壓應力降至53%。這額外的100V裕量可以將宇宙射線誘發的失效率降低數個數量級，滿足AI超算集群對“零停機”的高可靠性要求 25。

基本半導體的布局： 基本半導體推出的B3M010C075Z（750V, 10mΩ）正是精準對標這一關鍵需求的戰略產品 。

4.3 封裝技術的革新：頂部散熱（Top-Side Cooling）

為了達到100 W/in3的功率密度，傳統的PCB底部散熱方式已觸及天花板。

傳統瓶頸： 傳統SMD封裝（如TO-263）熱量通過PCB散發。PCB既是電氣互連載體又是散熱通道，導致熱設計與電氣布線相互掣肘。

TOLT/QDPAK解決方案： 頂部散熱封裝（如基本半導體的TOLT和QDPAK）將漏極金屬裸露在封裝頂部。

優勢：

熱電分離： 熱量直接通過頂部散熱器導出，不經過PCB，極大降低了熱阻。

空間利用： PCB底部不再需要大面積鋪銅散熱，可用于布置驅動電路或無源元件，顯著提升空間利用率。

系統風道優化： 配合散熱器設計，可以直接利用服務器風扇的高風速氣流進行冷卻 。

5. 基本半導體（BASiC Semiconductor）SiC產品在AI PSU中的深度應用分析

基本半導體作為中國SiC功率器件的領軍企業，其產品線布局與AI服務器電源的技術演進路徑高度契合。以下結合提供的技術文檔，深入分析其核心產品在5.5 kW PSU中的具體應用場景。

5.1 B3M010C075Z：PFC慢橋與高可靠性的基石

規格概要： 750V, 10 mΩ, 240A (25°C), TO-247-4封裝 。

應用場景分析：

圖騰柱PFC慢橋（工頻臂）： 盡管慢橋開關頻率低（50/60Hz），但承載電流極大。B3M010C075Z極低的10 mΩ導通電阻能最大程度降低導通損耗，提升整機效率。

交錯并聯PFC主開關： 在大功率交錯PFC中，其強大的電流能力（240A）提供了充足的裕量。

可靠性護城河： 750V的耐壓設計是其核心競爭力，能夠有效抵御電網浪涌和宇宙射線威脅，特別適合對可靠性要求極高的金融與AI訓練數據中心。

開爾文源極（Kelvin Source）： TO-247-4封裝引入的開爾文源極引腳有效解耦了柵極驅動回路與功率回路的共源極電感干擾，這對于在大電流下保持快速且干凈的開關波形至關重要，能夠顯著降低Eon?和Eoff?損耗 。

5.2 B3M025065B：高密度PFC快橋的利器（TOLT封裝）

規格概要： 650V, 25 mΩ, 108A, TOLT封裝 。

應用場景分析：

圖騰柱PFC快橋（高頻臂）： 這是PSU中開關損耗最大的部分。B3M025065B不僅具有25 mΩ的低導通電阻，更關鍵的是其TOLT封裝。

TOLT的熱學價值： 在5.5 kW PSU極其緊湊的空間內（通常僅為1U高度），散熱是最大挑戰。TOLT允許散熱器直接壓在器件頂部，熱阻Rth(jc)?低至0.40 K/W 30。這種設計允許PSU內部采用“三明治”堆疊結構，極大提升功率密度。

寄生參數優化： 無引腳的TOLT封裝具有極低的寄生電感，非常適合工作在100kHz以上的硬開關頻率，減少電壓過沖和振鈴 。

5.3 AB3M025065CQ：車規級品質降維打擊工業市場

規格概要： 650V, 25 mΩ, QDPAK封裝, AEC-Q101認證。

應用場景分析：

雖然標注為車規級，但在高端服務器電源領域，“車規級”代表著更嚴苛的環境耐受力（如溫度循環、高濕偏壓）。

5.4 競品對比與市場定位

與Infineon的CoolSiC G2系列相比，基本半導體的策略在于：

電壓等級差異化： 通過B3M010C075Z的750V規格，直接對標Infineon的750V產品線，切中400V直流母線的高可靠性痛點。

封裝創新跟進： 迅速推出TOLT產品（B3M025065B）QDPAK封裝產品（AB3M025065CQ），與Infineon的QDPAK在頂部散熱賽道保持同步，顯示了其對高密度電源趨勢的敏銳洞察。

性價比與供應鏈安全： 在全球半導體供應鏈波動的背景下，作為本土供應商，BASiC能為以AI服務器電源大廠提供更靈活的支持和供應鏈安全保障。

6. 5.5 kW AI服務器電源系統級設計建議

基于上述分析，構建一個符合OCP ORv3標準的5.5 kW AI服務器PSU，推薦采用以下SiC器件配置方案：

拓撲級	功能描述	關鍵技術要求	推薦基本半導體型號	選型理由
PFC快橋	高頻整流與升壓	低開關損耗，高頻能力，頂部散熱	B3M025065B	TOLT封裝解決高密度散熱瓶頸；25mΩ平衡導通與開關損耗。
PFC慢橋	工頻換向	極低導通損耗，抗浪涌，高可靠性	B3M010C075Z	750V耐壓提供宇宙射線防護裕量；10mΩ實現極致效率。
LLC原邊	諧振變換	ZVS軟開關，熱穩定性	B3M040065B (TOLT)	40mΩ成本更優；TOLT封裝保持整體散熱設計的一致性。
LLC副邊	同步整流	低電壓大電流	(建議采用低壓Si MOSFET)	此處通常使用80V/100V硅基器件。

設計洞察：

在PFC級，建議采用交錯并聯（Interleaved）圖騰柱結構。使用兩路B3M025065B交錯工作，可以將單管電流應力減半，并倍增等效開關頻率，從而顯著減小PFC電感體積，這是實現100 W/in3功率密度的關鍵系統級策略 35。

7. 結論與展望

NVIDIA GB200 NVL72的出現不僅僅是算力的升級，更是對數據中心能源架構的一次暴力重構。從12V到48V的母線遷移，以及單機柜120 kW的功率需求，使得傳統的硅基電源技術徹底失效。

在此背景下，碳化硅MOSFET的應用價值被無限放大：

使能拓撲革命： SiC是實現圖騰柱PFC CCM模式的物理前提，直接決定了PSU能否達到97.5%的鈦金級效率。

解熱密度難題： 頂部散熱TOLT或者QDPAK封裝的SiC器件將熱管理從二維平面釋放到三維空間，是實現高功率密度的機械基礎。

構筑安全防線： 750V耐壓規格為400V直流母線提供了抵御宇宙射線失效的關鍵屏障，保障了單體價值數百萬美元的AI機柜的運行安全。

基本半導體通過精準布局750V高壓器件和TOLT先進封裝，已具備了在下一代AI服務器電源市場中與國際巨頭同臺競技的技術實力。對于電源設計工程師而言，采用這些先進的SiC器件不僅僅是提升效率的手段，更是通向AI算力時代的入場券。

審核編輯 黃宇