在當今的電子設計領域，模擬到數字的轉換是許多系統中的關鍵環節。德州儀器（TI）的ADS5232作為一款雙路、高速、高動態范圍的12位流水線式模數轉換器（ADC），在通信、測試設備、醫療成像等多個領域都有著廣泛的應用。今天，我們就來深入了解一下這款ADC的特性、性能以及應用中的注意事項。

文件下載：ads5232.pdf

1. 關鍵特性

1.1 電源與功耗

ADS5232采用單一+3.3V電源供電，具有低功耗的特點。內部參考模式下總功耗為371mW，外部參考模式下為335mW。這種低功耗設計使得它在對功耗敏感的應用中表現出色。

1.2 高信噪比

在輸入頻率$f_{IN}=5MHz$時，SNR可達70.7dBFS，能夠有效抑制噪聲，保證信號的高質量轉換。

1.3 低DNL與靈活輸入范圍

DNL低至±0.3LSB，確保了轉換的線性度。輸入范圍靈活，可在$1.5V{PP}$到$2V{PP}$之間設置，適應不同的信號源。

1.4 內部或外部參考

支持內部和外部參考模式，用戶可以根據實際需求進行選擇。在多通道系統中，禁用內部參考，使用外部參考可以提高跟蹤性能。

2. 性能指標

2.1 直流精度

• DNL和INL：在$f_{IN}=5MHz$時，DNL為 -0.9 到 +0.3LSB，INL為 -2.5 到 ±0.4LSB，保證了轉換的準確性。
• 偏移誤差和增益誤差：偏移誤差在 -0.75%FS 到 +0.75%FS 之間，增益誤差在 -3.5%FS 到 +3.5%FS 之間。

2.2 交流性能

• SFDR：在不同輸入頻率下，SFDR表現優異，如$f{IN}=5MHz$時為75dBc，$f{IN}=32.5MHz$時為85dBc。
• SNR和SINAD：在$f_{IN}=5MHz$時，SNR為70.7dBFS，SINAD為70.3dBFS，能夠有效區分信號和噪聲。

2.3 時序特性

數據延遲為6個時鐘周期，不同采樣率和PLL狀態下，數據建立時間、保持時間等時序參數有所不同。例如，在65MSPS且PLL開啟時，數據建立時間為2 - 3.2ns，保持時間為6.3 - 8.5ns。

3. 應用電路設計

3.1 輸入配置

• 差分采樣架構：采用差分采樣保持架構，輸入有低通RC濾波器，可濾除噪聲。采樣電路使用兩個4pF電容，有效減少干擾。
• 輸入驅動配置：
  • 變壓器耦合接口：適用于單端信號源轉換為差分信號驅動ADC，可選擇有中心抽頭的RF變壓器，通過中心抽頭施加共模DC電壓，實現信號轉換。
  • DC耦合輸入與差分放大器：如使用THS4503差分放大器，可實現單端到差分的轉換，降低成本。同時，將$V_{OCM}$引腳連接到ADC的共模引腳，設置必要的偏置電壓。

3.2 參考電路

• 內部參考：通過ISET引腳的外部電阻設置偏置電流，使用56.2kΩ電阻可產生約20μA的內部參考電流。內部參考可提供共模電壓輸出，典型值為+1.5V。
• 外部參考：在INT/EXT引腳置低時，可使用外部參考電壓。外部參考電壓范圍為$REF{T}$在 +1.875V 到 +2.0V之間，$REF{B}$在 +1.0V 到 +1.125V之間，可設置滿量程輸入范圍在$1.5V{PP}$到$2V{PP}$之間。

3.3 時鐘輸入

ADS5232需要單端時鐘源，時鐘抖動對SNR影響較大。隨著輸入頻率增加，建議使用低抖動的時鐘源，以保持良好的信噪比。轉換器本身的時鐘輸入為CMOS兼容邏輯輸入，輸入阻抗約為5pF。

4. 注意事項

4.1 電源與布局

• 模擬和數字電源都應使用低噪聲電源，避免數字電源的開關噪聲耦合到轉換器中。
• 所有接地引腳應直接連接到模擬地，$AV_{DD}$和VDRV引腳應使用陶瓷電容進行旁路，以減少高頻噪聲。
• 布局時應保持模擬信號跡線與數字線分離，差分輸入應采用對稱布局，減少相位偏移。

4.2 輸出負載

數據輸出線的電容負載應盡量保持在15pF以下，過高的電容負載會導致動態電流增大，影響器件性能。必要時可使用外部緩沖器或鎖存器來減少電容負載。

4.3 功率管理

ADS5232有多種功率管理模式，如時鐘速度低于2MSPS或STPD引腳置高時，會進入掉電模式。掉電模式下功耗低于90mW，恢復時間與外部電容值有關。

5. 總結

ADS5232憑借其高性能、低功耗和靈活的配置，為電子工程師提供了一個優秀的模數轉換解決方案。在實際應用中，我們需要根據具體需求合理選擇參考模式、輸入驅動方式和時鐘源，同時注意電源布局和輸出負載等問題，以充分發揮其性能優勢。你在使用類似ADC時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。