国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

ALINX教程分享_Zynq UltraScale+ MPSoC PYNQ3.1.2移植

FPGA技術專欄 ? 來源:FPGA技術專欄 ? 2025-11-30 16:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本教程在 Ubuntu22.04.1 虛擬機中安裝了 Xilinx 2024.1 的開發(fā)環(huán)境,基于該環(huán)境從源碼編譯 PYNQ 3.1.2 工程,生成能夠在 ALINX AXU15EGB 開發(fā)板上運行的 PYNQ 系統(tǒng)鏡像。

wKgZO2kpBH6ABUb4AAOZEIlOpPw263.png

Zynq US+ MPSoC AI SFP+ 10G 光纖 FPGA 開發(fā)板AXU15EGB


AXU15EGB 開發(fā)板:

www.alinx.com/detail/261


資源鏈接:
https://pan.baidu.com/s/1J1KnN_z404Skze42CUj7gQ
提取碼: in8s

wKgZO2kpBJiAOjhaAAgacCXn0ZU512.png


環(huán)境配置

提示:
ubuntu、vitis 和 vivado 安裝的部分可以參考 ALINX 的教程文檔《course_s0_Xilinx開發(fā)環(huán)境安裝教程》,雖然版本不一樣,但流程基本不變;安裝 2024.1 版本的 petalinux 則需要參照本教程,petalinux 的依賴庫和舊版本稍有區(qū)別。

ubuntu22.04.1 安裝

1. 在 vmware 中安裝 ubuntu22.04.1,可以使用資源鏈接中提供的 ubuntu-22.04.1-desktop-amd64.iso 鏡像文件,安裝過程比較簡單,使用 vmware 的創(chuàng)建虛擬機流程安裝即可。(vmware 軟件建議使用較新的版本,本教程中使用的是 vmware16)

wKgZPGkpBLCACLllAACbkV05Vx0681.png

需要注意的是分配給虛擬機的資源,本教程中虛擬機資源配置如圖所示。其中處理器 8 個,分配內(nèi)存建議至少 16GB,硬盤存儲至少 500GB。主機如果是網(wǎng)線直連,網(wǎng)絡適配器就配置為橋接模式,如果是使用 wifi,就配置為 NAT 模式。(請根據(jù)自身主機的配置合理分配資源。主機留給自身的內(nèi)存太少會導致主機系統(tǒng)卡頓甚至卡死)

wKgZO2kpBL2ABx8vAACDBX9QI5k547.png

進入 ubuntu22.04.1 系統(tǒng),打開 Software & Updates,切換軟件源為阿里云的軟件源

wKgZPGkpBMGAPTy-AADHTfj0hLg558.png

選擇 Updates,將更新自檢改為 Never,為了保證環(huán)境穩(wěn)定,我們不會更新系統(tǒng)版本。(如果系統(tǒng)主動彈出更新提示的窗口,建議也不要更新,直接關閉窗口)

wKgZO2kpBMWALfMsAACxLq4v_Pc981.png

打開一個命令行終端,輸入命令,選擇“No”,回車確認。這一步是將 ubuntu 默認的 shell 從 dash 改為 bash

sudo  dpkg-reconfigure  dash

wKgZPGkpBMmActAIAABXt1oLoJw538.png

在 ubuntu 的 Settings 中,選擇 Privacy->Screen,將鎖屏時間取消

wKgZPGkpBMyAPFwdAAC-R8G5s3A701.png

Petalinux 2024.1安裝

在 ubuntu 中打開一個命令行終端,輸入命令,更新軟件源

sudo  apt-get update

輸入命令,安裝 petalinux 的依賴項

sudo apt-get install iproute2 gawk python3 python2 build-essential gcc git make net-tools libncurses5-dev tftpd zlib1g-dev libssl-dev flex bison libselinux1 gnupg wget git-core diffstat chrpath socat xterm autoconf libtool tar unzip texinfo zlib1g-dev gcc-multilib automake zlib1g:i386 screen pax gzip cpio python3-pip python3-pexpect xz-utils debianutils iputils-ping python3-git python3-jinja2 libegl1-mesa libsdl1.2-dev pylint

輸入命令,準備 petalinux 的安裝目錄(注意,這里的 alinx 需要替換成自己的用戶名)

sudo  mkdir   -p   /opt/pkg/petalinux
sudo  chown  alinx:alinx  /opt/pkg/petalinux

將資源鏈接提供的 petalinux2024.1 安裝包拷貝到 ubuntu 中,本教程拷貝到 Downloads 目錄下

wKgZO2kpBNKAIqG8AABmwC9YBYs776.png

在 Downloads 目錄下打開終端,輸入如下命令,安裝 petalinux。此時會出現(xiàn)讓你查看協(xié)議的提示,按回車查看協(xié)議內(nèi)容,按 q 退出協(xié)議內(nèi)容,按 y 同意協(xié)議內(nèi)容

chmod  755  ./petalinux-v2024.1-05202009-installer.run
./petalinux-v2024.1-05202009-installer.run  -d  /opt/pkg/petalinux/

安裝完成后,在當前終端輸入命令,測試 petalinux 環(huán)境變量配置(注意,環(huán)境變量配置只在當前終端中生效,如果打開另一個終端,需要重新配置 petalinux 環(huán)境變量)

source  /opt/pkg/petalinux/settings.sh

wKgZPGkpBNiAaIisAADJ2zAth1w570.png

Vivado 和 Vitis 2024.1 安裝

在 ubuntu 中解壓資源鏈接提供的 vitis 的安裝壓縮包

進入解壓后的目錄,打開終端,輸入命令,運行依賴庫檢測腳本

sudo  ./installLibs.sh

輸入命令,添加執(zhí)行權限,運行安裝程序

sudo chmod  +x  xsetup

安裝完成后,輸入命令,修改安裝目錄的權限

sudo chmod 777 -R /tools/Xilinx/

輸入命令,配置 vivado 環(huán)境變量,并打開 vivado(vivado 環(huán)境變量配置也僅在當前終端中生效)

source /tools/Xilinx/Vivado/2024.1/settings64.sh
vivado&

軟件啟動后,在“Help → Manage license…”中添加 license 文件

輸入命令,安裝下載器驅(qū)動

cd /tools/Xilinx/Vivado/2024.1/data/xicom/cable_drivers/lin64/install_script/install_drivers/
sudo ./install_drivers


Vivado 工程參照 ALINX 教程文檔 course_s2_ALINX_ZYNQ_MPSoC 開發(fā)平臺 Vitis 應用教程“第一章 體驗 ARM,裸機輸出Hello World”中搭建 vivado 工程的部分,搭建基礎的 ps_hello vivado 工程,ZYNQ Processor IP 配置已在該章節(jié)詳述。完善介紹其余部分配置介紹:

啟用 PL Fabric Clocks 勾選,這里預設置四個時鐘頻率。

wKgZO2kpBN2AEr_lAACKWls065w660.png

wKgZO2kpBOOAJQUDAAEPMLDLVy0668.png

Slave Interface 配置
在 PS-PL Configuration 窗口,配置 AXI HP, 勾選 AXI HP0 FPD 和 AXI HP1 FPD 設置數(shù)據(jù)位寬為 128,外連到 AXI_Interconnect_1 的 Master AXI port 以此數(shù)據(jù)位寬越大越好。

wKgZPGkpBOaASkxWAADb2gp6-4g210.png

Master Interface 配置
同樣在該窗口勾選 AXI HPM0 LPD 并配置數(shù)據(jù)位寬為 32

wKgZO2kpBOmAf7MqAAC1PLXuIgE143.png

Interrupts 配置
在中斷欄里啟用中斷請求 IRQ0, IRQ1。

wKgZO2kpBO2AQrTGAADIZlIse7E507.png

端口位寬自動是 7 也與外連端口自適應,中斷敏感是上升沿。預留終端請求 0,連接 1。

wKgZPGkpBPGAQwUSAABAvjRioDw977.png

wKgZPGkpBPWAf_3TAACFbxofReQ456.png

GPIO EMIO 配置
在 I/O 配置欄中勾選 GPIO EMIO, MPSoC 器件最大可選 95。

wKgZO2kpBPmAeuggAADh9tTl3xo519.png

I2C 1 設置成 EMIO 用于連接攝像頭

wKgZO2kpBP2AGl_cAADVZHdKRvM068.png

同樣勾選 UART 1 設置成 emio 類型導出引腳連接 PL 側 UART

wKgZPGkpBQCAKyABAABJ9Ax5IzQ919.png

ALINX 向廣大用戶提供文檔時也將出廠測試的 Vivado 工程及鏡像。這篇文檔是基于此工程實現(xiàn),接下來介紹工程實現(xiàn)。

總覽:工程內(nèi)基于 AXU15EGB 外設接口應用眾多 AMD IP 以及 ALINX IP 實現(xiàn)檢測辦法。

添加 MIPI CSI-2 Rx subsystem 模塊,用于 MIPI 數(shù)據(jù)的接收和解析,轉(zhuǎn)成 axi-stream 接口。配置如下,數(shù)據(jù)格式選擇 YUV422, 選擇 2 lane,Line Rate 配置為 1000Mbps,指的是最大支持的速率,也可以根據(jù)自己的需求填寫,范圍為 80-2500;Pixels Per Clock 默認配置為 1,表示 1 個周期為 1 個像素;這里配置為 2。

wKgZO2kpBQSAA_tLAALfFnffxk4310.png

Shared Logic 選擇“include Shared Logic in core”

wKgZO2kpBQiAU0ZmAAKi-H_8yjs942.png

Pin Assignment 根據(jù)原理圖按照以下配置。

wKgZO2kpBQuALvheAAJI3B8AmR0791.png

添加 subset 模塊
調(diào)整圖像數(shù)據(jù)順序,因為經(jīng)過實際操作發(fā)現(xiàn),圖像的 YUV 數(shù)據(jù)順序需要調(diào)整。

wKgZPGkpBQ6AXn6hAALyuMCO6b0570.png

添加 Video Processing Subsystem 模塊
Sample Per Clock設置 2,Maximum Data Width:8;Maximum Number of Pixels:1920;Maximum Number of lines: 1080 再選擇Color Space Conversion Only 并勾選 RGB | YUV 4:4:4 | YUV 4:2:2

wKgZPGkpBRGABwwEAADDenlqV1g050.png

添加 Video Frame Buffer Write 模塊
這個 IP 類似于 VDMA IP, 將流接口轉(zhuǎn)成 AXI, 按照如下配置。

wKgZO2kpBRWAFQE1AAH7AYfy5eM902.png

添加 AXI_Ethernet 模塊
在 Physical Interface 欄勾選 1Gbps,Physical Interface Selection 選 RGMII

wKgZPGkpBRqAeS78AAKgnfojfIU999.png

Mac Features 里選擇 4k

wKgZO2kpBR2AKEluAAOhUM_UPms249.png

添加兩個 AXI_UART16550 模塊
PL 系統(tǒng)時鐘是 200MHz

wKgZO2kpBSKALMfSAACKu_qdD5E266.png

導出引腳,外接兩個 RS485 外設。

wKgZO2kpBSaANVg5AABugl5tjQw929.png

添加后續(xù)幾個 AXI_GPIO 模塊控制 PL 端按鍵和 LED

wKgZPGkpBSmAcyaJAACF3-zWEAc242.png

Extender 模塊是 ALINX 的檢測 FMC 以及 40 pin 擴展口上引腳的代碼模塊,這里的 17 對引腳是 40pin 擴展口上引腳兩兩環(huán)通做測試,需要用到 ALINX 內(nèi)部測試模塊。

wKgZO2kpBS2APj14AALubd_4iTM537.png

最后使用 AXI_Interconnect 模塊將以上 16 個 AXI 模塊連線。

wKgZO2kpBTCAeiUJAAD69zUaQ3k738.png

wKgZPGkpBTSABsPfAACRn6vif2M970.png

(注意:ps_hello 工程中不涉及到 ps 和 pl 部分交互的接口,例如 hp 口,如果后續(xù)要在 pynq 系統(tǒng)中使用這部分接口,需要在這一步就將這些接口使能。移植完成的 pynq 系統(tǒng)中 ps 部分開放的接口和參數(shù)都是固定的,雖然基于 pynq 系統(tǒng),可以任意重新配置 pl 部分,但 pl 能夠和 ps 部分連接的接口在這一步就已經(jīng)固定了。)

編譯 vivado 工程,因為涉及 PL 側部分導出包含 bit 流的 xsa


petalinux 工程


這部分可參考 ALINX 教程:
《course_s3_ALINX_ZYNQ_MPSoC 開發(fā)平臺Linux 基礎教程》“第一章 使用 Petalinux 定制 Linux 系統(tǒng)” 和 “第八章 SD 卡根文件系統(tǒng)”

使用上一章節(jié)導出的 xsa 搭建 petalinux 工程

設置離線編譯和 sd 卡根文件系統(tǒng)

在設備樹文件 system-user.dtsi 中修改成如下所示

/include/ "system-conf.dtsi"
/ {
        clock_ref_pcie:clk100 {
                compatible = "fixed-clock";
                #clock-cells = ;
                clock-frequency = ;
        };
        clock_ref_usb0:clk26 {
                compatible = "fixed-clock";
                #clock-cells = ;
                clock-frequency = ;
        };
        clock_ref_dp:clk27 {
                compatible = "fixed-clock";
                #clock-cells = ;
                clock-frequency = ;
        };
};

&psgtr {
        /* nc, sata, usb3, dp */
        clocks = , , ;
        clock-names = "ref0", "ref1", "ref2";
};


&qspi {
        status = "okay";
        
        flash0: flash@0 {
                #address-cells = ;
                #size-cells = ;
                compatible ="jedec,spi-nor";
                reg= ;
        
                partition@0 {
                        label = "qspi-0";
                        reg = ;
                };
                
                /delete-node/ partition@1;
                /delete-node/ partition@2;
        };
};


/* SD */
&sdhci1 {
        disable-wp;
        no-1-8-v;
};

/* USB  */
&dwc3_0 {
    status = "okay";
    dr_mode = "host";
};

如果要用到 ps 部分的 m.2 接口,測試 ssd 固態(tài)硬盤,可以輸入命令打開內(nèi)核配置界面,在 Device Drivers ---> NVME Support --->路徑下,按 y 使能 nvme 驅(qū)動<*> NVM Express block device 后,保存配置并退出

petalinux-config -c kernel 

wKgZO2kpBTqAUB9UAAD3QC2GzGo306.png

編譯 petalinux 工程,生成 linux 鏡像文件(BOOT.bin、boot.scr、image.ub、rootfs.tar.gz)

制作啟動系統(tǒng)的 sd 卡,連接板卡的 ps 網(wǎng)口、dp 接口。板卡插上 u 盤、ssd 固態(tài)硬盤,uart 接口連接到主機,主機上打開串口終端。

wKgZPGkpBT2ARZ46AAFpQ1B8PWg662.png

板卡上電,串口終端打印啟動信息,啟動信息打印完成會提示輸入用戶名

wKgZPGkpBUGAHdxqAAA5cdW1JOA304.png

2024.1 版本的 petalinux 系統(tǒng)默認用戶名是 petalinux,初次登錄會提示設置密碼

wKgZO2kpBUSAYrRUAAB9JyZo_fk245.png

測試功能接口
測試 ps 網(wǎng)口:如果網(wǎng)口是連接到支持 dhcp 服務的接口或者路由器,使用 ifconfig 命令可以查看到自動分配的 ip 地址,可以使用 ping 命令實際測試一下

wKgZPGkpBUyAHzJAAACAfwKYOOo488.png

測試 dp 接口:由于沒有配置桌面環(huán)境,dp 接口連接到的顯示器會顯示另一個終端界面信息

wKgZO2kpBU-AFUdGAAEjHuST0GU352.png

測試 usb 接口:輸入命令“ dmesg |grep usb ”,可以看到識別到了對應的 usb 設備,如圖可以看到我插入的金士頓的 u 盤設備

wKgZPGkoCbeACYFCAAGWghUx6gI034.jpg

測試 m.2 接口:輸入命令“ ls /dev/nvme* ”,如果存在 nvme0,則說明識別到 ssd 設備

wKgZO2kpBVuAJfwBAAAKTyJ3lP8944.png

確認 petalinux 工程生成的系統(tǒng) ps 部分的功能正常后,我們需要生成 bsp 包

由于 2024.1 版本的 petalinux 工具存在的一些 bug,似乎會將工作目錄錯誤定位到系統(tǒng)根目錄,該版本直接打包 bsp 會出現(xiàn)如下報錯

wKgZO2kpBV-AO6ANAACBBE0Ilbs072.png

一種解決方法是,在 ubuntu 的根目錄下創(chuàng)建一個 build 目錄并添加訪問權限,用于通過 bsp 打包的過程檢測,最終打包文件不受影響

sudo mkdir  -p /build
sudo chmod 777 /build

sudo mkdir -p /build最后成功打包生成 bsp

wKgZPGkpBWOASRGnAAEWzExrXeI877.png

pynq 工程
在 home 目錄下打開終端,輸入命令,創(chuàng)建 pynq 的工作目錄

mkdir -p /home/alinx/Projects/pynq

輸入命令,切換到工作目錄,下載 pynq 工程

cd  /home/alinx/Projects/pynq
git clone https://github.com/Xilinx/PYNQ.git

輸入命令,運行 pynq 的環(huán)境配置腳本(該腳本只需要執(zhí)行一次)

cd /home/alinx/Projects/pynq/PYNQ/sdbuild/scripts
./setup_host.sh

在 /home/alinx/Projects/pynq/PYNQ/boards 目錄下創(chuàng)建一個新目錄 AXU15EGB,用于存放對應開發(fā)板的配置文件,將之前 petalinux 工程生成的 petalinux.bsp 文件拷貝到該目錄下

wKgZPGkpBWaAWob8AABg6y9XHBs219.png

輸入命令,創(chuàng)建并打開一個配置文件 AXU15EGB.spec

touch  AXU15EGB.spec
gedit  AXU15EGB.spec

touch AXU15EGB.spec修改 AXU15EGB.spec 文件內(nèi)容如下

ARCH_AXU15EGB := aarch64
BSP_AXU15EGB := petalinux.bsp
#BITSTREAM_AXU15EGB := base/base.bit
FPGA_MANAGER_AXU15EGB := 1

STAGE4_PACKAGES_AXU15EGB := xrt pynq ethernet pynq_peripherals

由于 AXU15EGB 板卡上 mmc0 設備對應的是 emmc,mmc1 對應的是 sd 卡

我們現(xiàn)在需要使用 sd 卡啟動,所以需要將 /PYNQ/sdbuild/boot/meta-pynq/recipes-bsp/device-tree/files/pynq_bootargs.dtsi 文件中的 mmcblk0p2 改為 mmcblk1p2

將資源鏈接提供的三個預編譯文件拷貝到 /PYNQ/sdbuild/prebuilt 目錄下

wKgZPGkpBWmAZDqqAABvQMDGFKY176.png

wKgZO2kpBW2ALqu2AABcjdG1M80904.png

輸入命令,切換到 sdbuild 目錄,配置 vitis 和 petalinux 的環(huán)境變量,編譯 pynq 工程,編譯過程中會有幾次需要輸入用戶密碼。(工程編譯時間較長,編譯時會從 github 上下載一些資源,如果網(wǎng)絡穩(wěn)定性較差,編譯可能會失敗)

cd  /home/alinx/Projects/pynq/PYNQ/sdbuild
source /opt/pkg/petalinux/settings.sh
source /tools/Xilinx/Vitis/2024.1/settings64.sh
make  BOARDS=AXU3EGB

如果是網(wǎng)絡問題導致的編譯失敗,比如訪問 github 下載某些資源失敗,可以重新輸入“ make BOARDS=AXU15EGB ”編譯

wKgZPGkpBXKAa9IPAAZwMq8kwzU811.png

如果是其他報錯,可以考慮輸入命令“ make clean ”清除編譯結果,然后重新編譯工程

編譯成功后會在 /PYNQ/sdbuild/output 目錄下生成對應板卡型號的 img 鏡像文件

wKgZPGkpBXSAWVcjAAYgm7EPJo8942.png

wKgZO2kpBXeAQ_ZJAAA3F5jCnj0161.png


運行測試

將鏡像文件燒寫到 sd 卡

燒寫后的 sd 卡在 ubuntu 中可以看到兩個分區(qū),PYNQ 分區(qū)存放啟動鏡像,root 分區(qū)存放根文件系統(tǒng),其中 root 分區(qū)由于是 EXT4 格式,在 windows 下一般是看不到的。

wKgZO2kpBXqAMkWQAAC80v8IXm0659.png

wKgZPGkpBX2AOkkDAADWX-YHwN8091.png

在 root 分區(qū)的 /usr/local/bin/ 目錄下有一個 resizefs.sh 腳本,這個腳本會在系統(tǒng)初次啟動時被執(zhí)行,用于將 root 分區(qū)擴容到當前存儲設備容量上限

在該目錄下打開終端,輸入命令,以 root 權限編輯文件,將里面的 mmcblk0 修改為 mmcblk1,保存文件并退出

sudo gedit resizefs.sh

wKgZPGkpBYCAM_FSAAERY-zFjKk300.png

開發(fā)板接上 dp 接口,ps 網(wǎng)口,uart 接口,插入 sd 卡,上電啟動

此時串口終端會打印啟動信息,完成啟動后會自動登錄(用戶名和密碼都是xilinx)

wKgZPGkpBYOAT2jPAAB0k-XWKQg454.png

在串口終端中輸入 ifconfig,確定 ps 網(wǎng)口分配到的 ip 地址,并確保主機和開發(fā)板能夠雙向 ping 通

wKgZPGkpBYaAGDl2AAChL_nnoPU650.png

在主機中打開瀏覽器,在網(wǎng)址欄輸入:開發(fā)板 ip 地址:9090 ,回車確認。輸入密碼:xilinx,點擊 Log in

wKgZO2kpBYqAKxAvAAAXRXN0lDA095.png

wKgZPGkpBcmANLkaAAAY3rfCoFM405.png

此時會遠程連接開發(fā)板上運行的 pynq 系統(tǒng),并進入 jupyter 界面


dma 環(huán)通讀寫測試

本節(jié)測試用例參考文檔

https://discuss.pynq.io/t/tutorial-pynq-dma-part-1-hardware-design/3133

https://discuss.pynq.io/t/tutorial-pynq-dma-part-2-using-the-dma-from-pynq/3134

搭建 AXU15EGB 的 dma 環(huán)通測試 vivado 工程,具體可以參考資源鏈接提供的 dma_test vivado 工程

wKgZPGkpBraAdu2SAADcfZL0wcw249.png

在 sd 卡 root 分區(qū) /home/xilinx/jupyter_notebooks 目錄下創(chuàng)建一個 testfile 目錄

將 vivado 工程 /dma_test/dma_test.runs/impl_1 目錄下的 design_1_wrapper.bit 文件和 /dma_test/dma_test.gen/sources_1/bd/design_1/hw_handoff 目錄下的 design_1.hwh 文件拷貝到 testfile 目錄下,將 design_1.hwh 文件改名為 design_1_wrapper.hwh,和 bit 文件保持一致

將資源鏈接提供的測試程序 dma_test.ipynb 拷貝到 testfile 目錄下

wKgZO2kpBryAbWrbAACbVaJIjoQ082.png

sd 卡插到板卡中,上電啟動,查看 ip 地址。主機通過瀏覽器遠程登錄 pynq 系統(tǒng),可以看到我們創(chuàng)建的 testfile 目錄

wKgZO2kpBsCACSQlAABp1pALoWI296.png

點擊 testfile 目錄下的 dma_test.ipynb 程序,進入程序編寫和執(zhí)行界面

wKgZPGkpBsSARFHdAAB-mINgMac561.png

鼠標選中第一段程序,然后點擊“運行”,這一段程序的功能是重新加載 bit 流,然后輸出新 bit 流中各 ip 的配置狀況,可以看到 dma 測試工程中的 axi_dma ip 的配置

wKgZPGkpBsiAQBqVAADK5TTQ_0s632.png

當?shù)?1 段執(zhí)行完成,選中框會自動移動到下一段,我們可以多次點擊運行,逐步執(zhí)行程序

第 2 段是查詢 axi_dma ip 是否存在,如果存在則輸出它的幫助信息

wKgZPGkpBsyANdKiAAAzpBxaE_E805.png

第 3 段創(chuàng)建兩個 dma 收發(fā)通道實例

wKgZO2kpBs-Afv5fAAAFfXcH_us366.png

第 4、5、6 段申請一段內(nèi)存地址 input_buffer,并填充數(shù)據(jù)

wKgZPGkpBtWAd3ulAAAf8FSrpAk862.png

第 7 段開始 dma 傳輸,第 8 段先申請一段內(nèi)存地址 output_buffer 并打印其中部分數(shù)據(jù),第 9、10 段接收 dma 傳輸過來的數(shù)據(jù),并打印部分數(shù)據(jù),可以看到和發(fā)送的數(shù)據(jù)一致。

wKgZPGkpBtqAE6ELAAAtEO-87z4488.png


資源鏈接
百度網(wǎng)盤:
https://pan.baidu.com/s/1J1KnN_z404Skze42CUj7gQ
提取碼: in8s

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 移植
    +關注

    關注

    1

    文章

    408

    瀏覽量

    29242
  • 開發(fā)板
    +關注

    關注

    26

    文章

    6161

    瀏覽量

    114179
  • Zynq
    +關注

    關注

    10

    文章

    627

    瀏覽量

    49262
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器

      如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+
    發(fā)表于 01-07 16:02

    如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器

    如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    發(fā)表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    發(fā)表于 02-02 07:53

    Ti推出面向Zynq UltraScale+ MPSoC的電源參考設計

    本篇文章將與大家討論的是Xilinx Zynq UltraScale+ MPSoC的電源解決方案參考設計。
    發(fā)表于 03-14 02:24 ?4129次閱讀
    Ti推出面向<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>的電源參考設計

    基于Zynq UltraScale+ MPSoC上運行 Xen 管理程序

    熟悉運行在賽靈思 Zynq UltraScale+ MPSoC 上的 Xen 管理程序。 賽靈思和 DornerWorks 的系統(tǒng)軟件團隊在賽靈思的 Zynq?
    發(fā)表于 11-16 20:17 ?3858次閱讀
    基于<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>上運行 Xen 管理程序

    Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞

    本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoCZynq
    發(fā)表于 06-28 15:53 ?2921次閱讀

    Zynq UltraScale+ MPSoC的發(fā)售消息

    Zynq?UltraScale+?MPSoC,現(xiàn)已開始發(fā)售。視頻向您重點介紹了Xilinx UltraScale +產(chǎn)品組合的第一位成員
    的頭像 發(fā)表于 11-27 06:47 ?4265次閱讀

    米爾科技Zynq UltraScale+ MPSoC技術參考手冊介紹

    Zynq UltraScale+ MPSoC是Xilinx推出的第二代多處理SoC系統(tǒng),在第一代Zynq-7000的基礎上做了全面升級,在單芯片上融合了功能強大的處理器系統(tǒng)(PS)和用
    的頭像 發(fā)表于 11-18 11:03 ?4070次閱讀
    米爾科技<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>技術參考手冊介紹

    如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?

    Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器,只支持在 Zynq UltraScale+
    發(fā)表于 02-23 06:00 ?15次下載
    如何調(diào)試 <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b> VCU DDR 控制器?

    米爾電子zynq ultrascale+ mpsoc底板外設資源清單分享

    米爾電子推出的國內(nèi)首款zynq ultrascale+ mpsoc平臺核心板(及開發(fā)板):MYC-CZU3EG吸引了人工智能、工業(yè)控制、嵌入式視覺、ADAS、算法加速、云計算、有線/無線通信等
    發(fā)表于 01-07 15:20 ?3次下載
    米爾電子<b class='flag-5'>zynq</b> <b class='flag-5'>ultrascale+</b> <b class='flag-5'>mpsoc</b>底板外設資源清單分享

    ZYNQ Ultrascale+ MPSoC系列FPGA芯片設計

    基于 Xilinx 公司ZYNQ Ultrascale+ MPSoC系列 FPGA 芯片設計,應用于工廠自動化、機器視覺、工業(yè)質(zhì)檢等工業(yè)領域
    發(fā)表于 11-02 14:35 ?2327次閱讀

    Zynq UltraScale+ MPSoC中的隔離方法

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC中的隔離方法.pdf》資料免費下載
    發(fā)表于 09-13 17:11 ?1次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>中的隔離方法

    Zynq UltraScale+ MPSoC的隔離設計示例

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC的隔離設計示例.pdf》資料免費下載
    發(fā)表于 09-13 11:28 ?3次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>的隔離設計示例

    Zynq UltraScale+ MPSoC驗證數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC驗證數(shù)據(jù)手冊.pdf》資料免費下載
    發(fā)表于 09-15 10:13 ?0次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>驗證數(shù)據(jù)手冊

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費下載
    發(fā)表于 12-30 14:37 ?3次下載