ADS556x 是一款高性能的 16 位 ADC 系列,采樣率最高可達 80 MSPS。該器件支持第一奈奎斯特區輸入頻率的極高信噪比。裝置 包含低頻噪聲抑制模式,將噪聲從直流提升至約1 MHz。
除了高性能外,該設備還具備多項靈活功能,如 輸出接口(雙倍數據率 [DDR] LVDS 或并行 CMOS)以及 1 dB 步進的細致增益 直到達到6 dB的最大增益。
*附件:ads5560.pdf
創新技術,如DDR LVDS和不需要的內部參考 外部解耦電容已被用來顯著節省引腳數量。這 創新帶來了緊湊型的7毫米×7毫米48針VQFN封裝。
該設備可以置于外部參考模式,VCM引腳表現為 外部參考輸入。對于電力需求高的應用,ADS556x設備提供了 在較低采樣率下實現關機模式和自動功率縮放。
該裝置的工業溫度范圍為-40°C至85°C。
特性
- 16位分辨率
- 最大采樣率:
- ADS5562:80 MSPS
- ADS5560:40 MSPS
- 全面力量:
- 865毫瓦,80 MSPS
- 674毫瓦,40 MSPS
- 沒有缺失的代碼
- 高信噪比:84 dBFS(3 MHz 中頻)
- SFDR:85 dBc(3 MHz 中頻)
- 低頻噪聲抑制模式
- 可編程細增益,1 dB 步進,直到
最大增益達到 6 dB - 雙數據速率(DDR)LVDS和并行
CMOS輸出選項 - 內部與外部參考支持
- 3.3伏模擬與數字電源
- 與ADS5547家族的針對針
- 48-VQFN封裝(7.00毫米×7.00毫米)
參數

方框圖

?1. 產品概述?
ADS556x系列是德州儀器(TI)生產的高性能16位模數轉換器(ADC),包含兩個型號:
- ADS5562:最高采樣率80 MSPS
- ADS5560:最高采樣率40 MSPS
?2. 主要特性?
- ?分辨率?:16位無失碼
- ?采樣率?:ADS5562達80 MSPS,ADS5560達40 MSPS
- ?功耗?:80 MSPS時865 mW,40 MSPS時674 mW
- ? 信噪比(SNR) ?:84 dBFS(3 MHz中頻)
- ? 無雜散動態范圍(SFDR) ?:85 dBc(3 MHz中頻)
- ?輸出接口?:支持雙倍數據率(DDR) LVDS和并行CMOS
- ?增益調節?:可編程精細增益,1-dB步進,最大增益6-dB
- ?封裝?:48引腳VQFN(7mm×7mm)
?3. 應用領域?
?4. 技術規格?
- ?模擬輸入?:差分輸入,電壓范圍3.56 VPP
- ?電源要求?:3.3V模擬和數字供電
- ?工作溫度?:-40°C至85°C
- ?參考電壓?:支持內部和外部參考模式
- ?低頻率噪聲抑制?:改善DC至約1 MHz的噪聲性能
- ?時鐘輸入?:支持差分時鐘信號,支持正弦波、LVPECL、LVDS和LVCMOS格式
?5. 功能特點?
- ?靈活的輸出選項?:DDR LVDS或并行CMOS
- ?引腳兼容?:與ADS5547系列引腳兼容
- ?功耗模式?:提供待機模式和時鐘停止模式
?6. 封裝與引腳配置?
- 采用緊湊型48引腳VQFN封裝
- 提供詳細的引腳功能說明,支持LVDS和CMOS兩種模式
?7. 編程與控制?
- ?并行接口控制?:通過DFS、MODE、SEN、SCLK和SDATA引腳直接配置
- ?串行接口編程?:通過SEN、SDATA和SCLK引腳訪問內部寄存器
- ?組合控制模式?:支持串行接口和并行引腳組合配置
?8. 典型應用?
?9. 布局建議?
- 推薦良好的電源去耦
- 強調差分信號布線對稱性
- 提供布局示例和熱管理建議
該數據手冊提供了從基本特性到詳細應用設計的完整技術參考,適用于高速數據采集系統的設計與開發。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
CMOS
+關注
關注
58文章
6217瀏覽量
242841 -
電容
+關注
關注
100文章
6487瀏覽量
159345 -
MSPS
+關注
關注
0文章
574瀏覽量
28947 -
adc
+關注
關注
100文章
7511瀏覽量
555977 -
輸出接口
+關注
關注
2文章
33瀏覽量
14977
發布評論請先 登錄
相關推薦
熱點推薦
ADS5560采樣正弦波失真的原因?怎么處理?
目前使用xilinx的fpga在做ads5560的采集方案,出現了采集的正玄波數據失真的問題。
在ads5560配置成測試模式的時,數據與規格書里提到的
發表于 12-04 06:35
用ADS5560做數據轉換,輸出時鐘的占空比不是50%,改變輸入時鐘頻率占空比會變化,是正常的嘛?
現在用ADS5560做數據轉換,使用單端輸入時鐘,18MHz,發現輸出時鐘的占空比不是50%,改變輸入時鐘頻率占空比會變化,時鐘頻率越低,占空比越大,請問這是正常現象嗎?手冊中直接寫的輸出時鐘的占空比是50%,求助
發表于 12-20 07:27
ADS5560不加輸入的時候在差分輸入端用示波器觀察會發現有一個干擾是怎么回事?這是什么原因呢?
ADS5560不加輸入的時候在差分輸入端用示波器觀察會發現有一個干擾是怎么回事?這是什么原因呢?
發表于 01-02 07:48
用FPGA配置ADS5562怎么確認寄存器是否配置正常?
1、用FPGA配置ADS5562怎么確認寄存器是否配置正常
2、輸入時鐘和輸出時鐘的延時怎樣配置在合理的范圍里
發表于 01-02 06:49
采用ADS5560作為ADC進行信號采集,數字端如果有負載對模擬端都會有較大干擾,如何解決?
采用ADS5560作為ADC進行信號采集,輸入時鐘為25MHz,測量發現:
數字端不接負載,模擬端噪聲共模5mv以內。
數字端(特別是CLKOUT)如果有負載(即使是10k電阻),對模擬端(VCM
發表于 01-06 08:05
當ADS5560工作在DDR LVDS模式下,采樣率為30MSPS時,對應的時鐘延遲是多少?
ADS5560的DataSheet上只給出了在20MSPS和40MSPS采樣率下,輸入時鐘到輸出時鐘的延遲,即t_PDI;請問,當ADS5560工作在DDR LVDS模式下,采樣率為30MSPS時,對應的時鐘延遲是多少?
發表于 02-13 07:50
ADS5562,pdf (16-Bit 40/80 MSPS
ADS556X is a high performance 16-bit A/D converter family with sampling rates up to 80 MSPS.
發表于 06-03 15:44
?23次下載
ADS5560/ADS5562EVM User's
1 Overview 11 ADS556xEVM Quick-Start Procedure 2 Circuit Description 21 Schematic Diagram 22 EVM
發表于 06-03 15:53
?2次下載
ADS5560,pdf (16-Bit 40/80 MSPS
ADS556X is a high performance 16-bit A/D converter family with sampling rates up to 80 MSPS.
發表于 06-03 15:55
?17次下載
?ADS7223 數據手冊總結
該ADS8363為雙16位、1MSPS的模數轉換器(ADC),配備八個偽或四個全差分輸入通道,分為兩對,用于同步采集信號。模擬輸入與ADC輸入保持差分。輸入多路復用器可采用偽差分模式,支持每個ADC
?ADS7263 數據手冊完整總結
該ADS8363為雙16位、1MSPS的模數轉換器(ADC),配備八個偽或四個全差分輸入通道,分為兩對,用于同步采集信號。模擬輸入與ADC輸入保持差分。輸入多路復用器可采用偽差分模式,支持每個ADC
?ADS8519 數據手冊總結
該ADS8519采用了先進的CMOS結構,實現了完整的16位采樣模數(A/D)轉換器。它包含一個完整的16位、基于電容的逐次近似寄存器(SAR)A/D轉換器,具備采樣保持、參考、時鐘和串行數據接口
?ADS5560/ADS5562 數據手冊總結
評論