該ADS1675是一種高速、高精度的模數(shù)轉(zhuǎn)換器（ADC）。采用先進(jìn)的三角標(biāo)準(zhǔn)（delta-sigma，）架構(gòu)，運(yùn)行速度可達(dá)4MSPS，交流性能和直流精度均為卓越。
*附件：ads1675.pdf

ADS1675 ADC 由一個(gè)帶超頻檢測的低漂移調(diào)制器和一個(gè)雙徑可編程數(shù)字濾波器組成。雙重濾波器路徑允許用戶在兩種后處理濾波器中選擇：低延遲或?qū)拵А５脱舆t濾波器在具有大瞬時(shí)變化的應(yīng)用（如多路復(fù)用器）下能快速穩(wěn)定（最高可達(dá)2.65微秒）。寬帶路徑為交流測量提供了優(yōu)化的頻率響應(yīng)，通帶紋波小于±0.00002dB，停止帶衰減86dB，帶寬1.7MHz。

該設(shè)備提供兩種速度模式，界面、分辨率和功能各異。在高速模式下，設(shè)備可設(shè)置為4MSPS或2MSPS運(yùn)行。在低速模式下，可以設(shè)置為1MSPS、500KSPS、250KSPS或125KSPS運(yùn)行。

ADS1675通過I/O引腳控制——沒有寄存器進(jìn)行編程。專用的START引腳允許直接控制轉(zhuǎn)換：切換START引腳開始轉(zhuǎn)換，然后檢索輸出數(shù)據(jù)。靈活的串行接口支持標(biāo)準(zhǔn)CMOS和LVDS邏輯電平的數(shù)據(jù)回讀，使ADS1675能夠直接連接到各種微控制器、數(shù)字信號處理器（DSP）或現(xiàn)場可編程網(wǎng)格陣列（FPGA）。

該ADS1675采用5V模擬電源和3V數(shù)字電源，耗電功率為575mW。不使用時(shí)，PDWN引腳可用于關(guān)閉所有設(shè)備電路。該器件在工業(yè)溫度范圍內(nèi)完全規(guī)范，并采用TQFP-64封裝。

特性

• 交流性能：
  動(dòng)態(tài)范圍103dB，4MSPS
  動(dòng)態(tài)范圍111dB，動(dòng)態(tài)范圍125kSPS
  –107dB THD
• 直流精度：
  3ppm INL
  4μV/°C 偏移漂
  移 4ppm/°C 增益漂移
• 可編程數(shù)字濾波器，用戶可選擇路徑：
  • 低延遲：完全穩(wěn)定在2.65微秒內(nèi)
  • 寬帶：1.7MHz 窄波，平坦通帶
• 靈活的只讀串行接口：
  • 標(biāo)準(zhǔn)CMOS
  • 串行LVDS
• 通過START引腳實(shí)現(xiàn)簡易轉(zhuǎn)換控制
• 超出范圍檢測
• 電源：模擬+5V，數(shù)字+3V
• 功率：575mW
• 應(yīng)用
  • 自動(dòng)化測試設(shè)備
  • 醫(yī)學(xué)影像
  • 科學(xué)儀器
  • 測試與測量

參數(shù)

方框圖

一、產(chǎn)品核心概述

ADS1675 是德州儀器推出的高分辨率高精度模數(shù)轉(zhuǎn)換器，核心優(yōu)勢為超高動(dòng)態(tài)范圍、雙數(shù)字濾波路徑與靈活接口。產(chǎn)品分辨率 24 位（低速模式）/23 位（高速模式），最高采樣率 4MSPS，工作溫度范圍 -40°C~85°C，采用 64 引腳 TQFP 封裝，支持雙電源供電（模擬 5V / 數(shù)字 3V），集成 ΔΣ 調(diào)制器、片上 PLL、LVDS/CMOS 雙模式串行接口及過范圍檢測功能，專為自動(dòng)測試設(shè)備、醫(yī)療成像、科學(xué)儀器等對精度和動(dòng)態(tài)性能要求嚴(yán)苛的中高速數(shù)據(jù)采集場景設(shè)計(jì)。

二、關(guān)鍵特性與規(guī)格

1. 核心性能參數(shù)

• 分辨率與線性度 ：低速模式 24 位無丟失碼，積分非線性（INL）±3ppmFSR（典型），差分非線性（DNL）保證單調(diào)性；偏移誤差 ±5mV（25°C），偏移溫漂 4mV/°C，增益溫漂 4ppm/°C，直流共模抑制比 71dB。
• 動(dòng)態(tài)性能：125kSPS 時(shí)動(dòng)態(tài)范圍 111dB，THD -107dBc；4MSPS 時(shí)動(dòng)態(tài)范圍 103dB，SFDR 120dBc（10kHz 輸入）；寬帶濾波路徑帶寬 1.7MHz（4MSPS），阻帶衰減 86dB。
• 輸入與輸出：差分模擬輸入，滿量程電壓 ±V_REF（3V 典型），共模電壓 2.5V；支持 LVDS/CMOS 串行輸出，LVDS 差分輸出幅度 340mVpp，CMOS 輸出擺幅 0~3V；數(shù)據(jù)格式為二進(jìn)制補(bǔ)碼。
• 功耗與延遲：典型功耗 575mW（4MSPS，LVDS 模式），掉電模式僅 5mW；低延遲濾波路徑 settling 時(shí)間最快 2.385ms，寬帶濾波路徑 group delay 28 個(gè) DRDY 周期。

2. 核心功能

• 雙數(shù)字濾波路徑：支持低延遲（LL）和寬帶（WB）兩種濾波路徑切換 —— 低延遲路徑適配多路復(fù)用或瞬態(tài)信號測量，settling 快；寬帶路徑適合高頻 AC 信號測量，通帶紋波 <±0.00002dB，過渡帶陡峭。
• 靈活采樣率配置：通過 DRATE [2:0] 引腳選擇 6 種采樣率（125kSPS~4MSPS），低速模式（≤1MSPS）為 24 位分辨率，高速模式（2MSPS/4MSPS）為 23 位分辨率。
• 多接口模式：支持 LVDS（高速模式強(qiáng)制）和 CMOS 輸出，CMOS 模式可選擇內(nèi)部或外部串行時(shí)鐘；片上 PLL 在高速模式下將輸入時(shí)鐘 3 倍頻，保障高采樣率下的數(shù)據(jù)傳輸。
• 過范圍檢測：提供模擬（OTRA）和數(shù)字（OTRD）兩路過范圍指示，OTRA 同步時(shí)鐘觸發(fā)，OTRD 與 DRDY 同步，適配反饋控制場景。

三、封裝與引腳

1. 封裝信息

• 64 引腳 TQFP 封裝：引腳間距 0.5mm，外露焊盤需良好接地以優(yōu)化散熱；MSL 等級 4，支持 260°C 回流焊，ESD 防護(hù)符合精密器件標(biāo)準(zhǔn)，RoHS 合規(guī)。

2. 關(guān)鍵引腳功能

• 電源與地：AVDD（模擬 5V 供電）、DVDD（數(shù)字 3V 供電），對應(yīng)地引腳 AGND（模擬地）、DGND（數(shù)字地），需就近并聯(lián) 1μF+0.1μF 去耦電容。
• 輸入與參考：AINP/AINN（差分模擬輸入）、VREFP/VREFN（參考電壓輸入，典型 3V）；RBIAS（偏置電阻引腳，外接 7.5kΩ 設(shè)定模擬功耗）、VCM（共模電壓輸出，需 1μF 旁路電容）。
• 控制與輸出：START（轉(zhuǎn)換啟動(dòng) / 同步引腳）、FPATH（濾波路徑選擇）、LL_CONFIG（低延遲濾波配置）、DRATE [2:0]（采樣率選擇）；DOUT±（數(shù)據(jù)輸出）、SCLK±（串行時(shí)鐘）、DRDY±（數(shù)據(jù)就緒）、OTRA/OTRD（過范圍指示）。

四、工作模式與核心功能

1. 核心工作模式

• 采樣與濾波模式：低延遲路徑支持單周期 settling 和快速響應(yīng)兩種配置，單周期模式每個(gè)轉(zhuǎn)換周期完全穩(wěn)定，快速響應(yīng)模式數(shù)據(jù)率更高；寬帶路徑提供優(yōu)化的頻率響應(yīng)，適合高精度 AC 測量。
• 接口模式：低速模式（≤1MSPS）支持 LVDS/CMOS 雙模式，CMOS 可選擇內(nèi)部或外部時(shí)鐘；高速模式（≥2MSPS）強(qiáng)制 LVDS 模式，片上 PLL 生成 3 倍頻串行時(shí)鐘，保障數(shù)據(jù)傳輸速率。
• 同步模式：通過 START 引腳可實(shí)現(xiàn)多芯片同步采樣，需與 CLK 信號邊沿對齊，同步后 DRDY 輸出同步更新，適配多通道數(shù)據(jù)采集系統(tǒng)。

2. 關(guān)鍵功能

• 靈活轉(zhuǎn)換控制：START 引腳支持單次轉(zhuǎn)換、連續(xù)轉(zhuǎn)換及轉(zhuǎn)換中斷，脈沖觸發(fā)即可啟動(dòng)，無需寄存器配置，操作簡便。
• 功耗優(yōu)化：通過 RBIAS 引腳外接電阻可調(diào)節(jié)模擬部分功耗，采樣率降低時(shí)功耗同步下降，平衡性能與功耗需求。
• 過范圍保護(hù)：OTRA 監(jiān)測模擬輸入超量程，OTRD 監(jiān)測數(shù)字濾波輸出超量程，雙路指示適配不同反饋控制需求，避免數(shù)據(jù)失真。

五、應(yīng)用場景與設(shè)計(jì)支持

1. 典型應(yīng)用

• 測試與測量：自動(dòng)測試設(shè)備（ATE）、高精度數(shù)據(jù)采集卡、頻譜分析儀。
• 醫(yī)療與科學(xué)：醫(yī)療成像設(shè)備（超聲 / CT）、生物傳感系統(tǒng)、科學(xué)實(shí)驗(yàn)數(shù)據(jù)采集。
• 工業(yè)與儀器：高精度工業(yè)監(jiān)測、過程控制、精密儀器信號采集。

2. 設(shè)計(jì)資源

• 電源與去耦：模擬電源（AVDD）需獨(dú)立布線，遠(yuǎn)離數(shù)字電源；每個(gè)電源引腳就近放置 1μF 鉭電容 + 0.1μF 陶瓷電容，AGND 與 DGND 單點(diǎn)共地。
• 布局要點(diǎn)：模擬輸入走線（AINP/AINN）需差分成對布線，遠(yuǎn)離數(shù)字信號線；參考電壓引腳（VREFP/VREFN）需并聯(lián) 10μF+0.1μF 旁路電容，放置在引腳附近。
• 輸入驅(qū)動(dòng)：推薦使用差分放大器（如 THS4503）或變壓器驅(qū)動(dòng)模擬輸入，源阻抗匹配 <100Ω；單端信號需轉(zhuǎn)換為差分信號，保證共模電壓穩(wěn)定在 2.5V。
• 時(shí)鐘設(shè)計(jì)：推薦使用晶振作為 CLK 源，時(shí)鐘占空比接近 50%，上升 / 下降時(shí)間 <1ns；高速模式下需保證 CLK 頻率 8~32MHz，PLL 鎖定時(shí)間 80ms。

六、可靠性與訂單信息

• 可靠性保障：絕對最大額定值：模擬電源 4.755.25V，數(shù)字電源 2.853.15V，結(jié)溫 150°C；符合工業(yè)級可靠性標(biāo)準(zhǔn)，支持長期穩(wěn)定工作。
• 可訂購型號：ADS1675IPAGR（卷盤 1500 片）、ADS1675IPAG（托盤 160 片），引腳鍍層 NIPDAU，適配批量生產(chǎn)與原型開發(fā)。