ADS62Px9/x8 是一系列雙通道14位和12位A/D轉換器，采樣率最高可達250 MSPS。它將高動態性能和低功耗結合在緊湊的64 QFN封裝中。這使得它非常適合多載波寬帶通信應用。

ADS62Px9/x8 具有增益選項，可用于在較低全尺度輸入范圍內提升 SFDR 性能。它包含一個直流偏移校正環路，可用于取消ADC偏移。同時提供DDR LVDS（雙倍數據速率）和并行CMOS數字輸出接口。

它包含內部參考，而傳統的參考引腳和相關的解耦電容已被取消。不過，該設備也可以用外部參考驅動。該裝置在工業溫度范圍內（–40°C至85°C）內規范。
*附件：ads62p29.pdf

特性

• 最大采樣率：250 MSPS
• 14位分辨率 – ADS62P49/1 ADS62P48
• 12位分辨率 – ADS62P29/ADS62P28
• 總功率：1.25瓦，功率250 MSPS
• 雙數據速率（DDR）LVDS和并行CMOS輸出選項
• 可編程增益最高可編程6dB，用于信噪比/SFDR權衡
• 直流偏移校正
• 90dB串擾
• 支持輸入時鐘幅度最低至400 mVPP微分
• 內部與外部參考支持
• 64-QFN封裝（9毫米×9毫米）

參數

方框圖

一、產品核心概述

ADS62Px9/x8 系列是德州儀器推出的高性能雙通道模數轉換器家族，包含 14 位（ADS62P49/ADS62P48）與 12 位（ADS62P29/ADS62P28）兩個分辨率版本，核心優勢為高采樣速率、寬信號帶寬與靈活的輸出接口，適用于多載波寬帶通信、雷達、軟件無線電（SDR）、高速數據采集等場景。工作溫度范圍為 –40°C 至 85°C，采用 64 引腳 QFN 封裝（9mm×9mm），模擬供電 3.15V3.6V（AVDD）、數字供電 1.7V1.9V（DRVDD），總功耗低至 1.25W（250MSPS 時），支持 DDR LVDS 與并行 CMOS 雙輸出接口，集成可編程增益、直流偏移校正、多模式電源管理等功能，滿足高頻信號高精度采集需求。

二、關鍵特性與規格

1. 核心性能參數

• 分辨率與速率 ：14 位版本（ADS62P49/48）與 12 位版本（ADS62P29/28），采樣速率最高 250MSPS（ADS62P49/29）、210MSPS（ADS62P48/28）；積分非線性誤差（INL）±5 LSB，差分非線性誤差（DNL）±1.3 LSB，保證單調性；偏移誤差 ±20 mV，增益誤差 ±1% FSR，溫度漂移低（偏移漂移 0.02 mV/°C）。
• 動態性能：模擬輸入帶寬 700 MHz（25Ω 源阻抗），無雜散動態范圍（SFDR）最高 89.5 dBc（20MHz 輸入），信噪比（SNR）最高 73.4 dBFS，總諧波失真（THD）最低 –88.1 dBc；通道間串擾低至 90 dB，雙音互調失真（IMD3）–85 dBFS，動態性能適配高頻寬帶信號采集。
• 輸入與量程：差分輸入電壓范圍 2Vpp（0dB 增益），可編程增益 0dB~6dB（0.5dB 步進），增益提升可優化 SFDR 性能；輸入共模電壓 1.5V±0.1V，輸入差分電阻 > 1MΩ，差分電容 3.5pF，支持低至 400mVpp 差分時鐘輸入。
• 功耗與接口：模擬供電電流 280mA350mA，數字供電電流（LVDS 模式）122mA175mA；全局掉電功耗低至 45mW，通道待機喚醒時間 1ms；支持 2 補碼 / 偏移二進制數據格式，輸出延遲 22 個時鐘周期，孔徑抖動 145 fs rms。

2. 核心功能

• 工作模式：雙通道獨立采樣，支持低速率模式（≤80MSPS）與多路復用輸出模式（CMOS 接口專屬，≤65MSPS）；增益可編程，通過犧牲部分 SNR 換取 SFDR 提升，適配不同信號幅度場景。
• 校正功能：內置直流偏移校正環路，可校正 ±10mV 偏移，校正時間常數可編程（256k~512M 時鐘周期），支持添加偏移基座（±32 LSB），確保零漂穩定性。
• 輸出接口：DDR LVDS 接口（最高 250MSPS），每對差分線傳輸 2 位數據，時鐘頻率為采樣速率的 1/2；并行 CMOS 接口（最高 210MSPS），單引腳傳輸 1 位數據，支持單獨捕獲時鐘配置。
• 電源管理：支持全局掉電、單通道待機、輸出緩沖禁用等多模式功耗控制，時鐘頻率低于 1MSPS 自動進入低功耗模式，適配不同功耗需求場景。

三、封裝與引腳

1. 封裝信息

• 64 引腳 QFN 封裝：尺寸 9mm×9mm×1mm，引腳間距 0.5mm；結到環境熱阻 23.0°C/W，結到板熱阻 4.2°C/W，底部裸露焊盤需焊接至接地平面，兼顧散熱與電氣性能；MSL 等級 3，支持 260°C 回流焊（168 小時濕度預處理）。

2. 關鍵引腳功能

• 電源與地：AVDD（模擬供電）、DRVDD（數字輸出緩沖供電）；AGND（模擬地）、DRGND（數字地），多組地引腳需分別連接對應地平面，保證接地阻抗一致。
• 模擬輸入：INP_A/INM_A、INP_B/INM_B（雙通道差分模擬輸入）；VCM（共模電壓輸出 / 外部參考輸入，內部參考模式下輸出 1.5V）。
• 時鐘與同步：CLKP/CLKM（差分采樣時鐘輸入，支持正弦波、LVPECL、LVDS、LVCMOS 信號）；CLKOUTP/CLKOUTM（LVDS 差分輸出時鐘）、CLKOUT（CMOS 單端輸出時鐘）。
• 控制與接口：RESET（復位輸入）、SCLK/SDATA/SEN（串行配置接口）、CTRL1CTRL3（電源管理控制引腳）；LVDS 數據輸出（DAxP/DAxM、DBxP/DBxM）或 CMOS 數據輸出（DA0DA13、DB0~DB13）、SDOUT（串行寄存器讀回輸出）。

四、工作模式與核心功能

1. 核心工作模式

• 采樣與增益模式：雙通道同步采樣，增益 0dB~6dB 可編程，增益提升時輸入滿量程按比例縮小（6dB 增益時滿量程 1Vpp），實現 SNR 與 SFDR 權衡。
• 輸出接口模式：DDR LVDS 模式適合高速傳輸（最高 250MSPS），差分傳輸降低干擾；CMOS 模式適合低速場景（最高 210MSPS），布線簡單；多路復用模式（CMOS 專屬）可將雙通道數據合并至單總線輸出，降低引腳占用。
• 電源管理模式：全局掉電（全芯片斷電，功耗 45mW，喚醒時間 30ms）、通道待機（單通道 ADC 斷電，參考與輸出緩沖保持，喚醒時間 1ms）、輸出緩沖禁用（單獨關閉通道輸出驅動）。

2. 關鍵功能細節

• 串行配置：支持并行配置（RESET 拉高）與串行配置（RESET 拉低），串行接口最高 20MHz 時鐘，可配置增益、偏移校正、輸出格式、測試圖案等參數，支持寄存器讀回校驗。
• 測試圖案：內置全 0、全 1、交替翻轉、數字斜坡、自定義圖案等測試模式，方便鏈路調試；自定義圖案可通過寄存器設置 14 位 / 12 位固定輸出值。
• 偏移校正：啟用后自動估算并抵消通道直流偏移，校正結果可凍結保存，不影響信號相位，默認禁用，需通過寄存器開啟。

五、應用場景與設計支持

1. 典型應用

• 高頻信號采集：軟件無線電中的射頻信號直接采樣、雷達系統回波信號高速采集、寬帶通信基站的多載波信號處理。
• 數據采集系統：高速示波器、瞬態信號記錄儀、工業控制中的高頻傳感器信號采集，適配高實時性數據處理需求。

2. 設計資源

• 電源與去耦：AVDD 與 DRVDD 需獨立供電，每路供電引腳就近配置 0.1μF 陶瓷電容 + 10μF 鉭電容去耦，濾除高頻噪聲。
• 輸入驅動：模擬輸入需差分驅動，推薦串聯 5Ω~15Ω 電阻抑制寄生振蕩；低帶寬場景（<100MHz）可添加 R-C-R 濾波吸收采樣毛刺，高帶寬場景（>300MHz）建議使用傳輸線變壓器驅動。
• 時鐘設計：采樣時鐘需低抖動，差分驅動優先；支持 AC 耦合，時鐘幅度最低 400mVpp（正弦波），占空比 40%~60% 不影響性能。
• 布局要點：模擬區與數字區嚴格分離，AVDD/DRVDD 走線遠離數字時鐘線；LVDS 輸出線阻抗匹配 100Ω，差分線對長度一致；裸露焊盤大面積接地，降低熱阻。

六、可靠性與訂單信息

• 可靠性保障：ESD 防護等級（人體模型）2kV；絕對最大額定值：AVDD –0.3V3.9V，DRVDD –0.3V2.2V，輸入電壓 –0.3V~AVDD+0.3V，結溫 125°C，滿足工業與通信設備的嚴苛要求。
• 可訂購型號：提供 14 位（ADS62P49IRGCR/IRGCT、ADS62P48IRGCR/IRGCT）與 12 位（ADS62P29IRGCR/IRGCT、ADS62P28IRGCR/IRGCT）型號，卷盤包裝（250 片 / 小卷、2000 片 / 大卷），引腳鍍層為 NIPDAUAG，符合 RoHS 標準。