該ADS54T01是一款高線性度、單通道、12位、750 Msps模數轉換器（ADC），可簡化寬帶寬接收器的前端濾波器設計。模擬輸入緩沖器將片內跟蹤保持的內部開關與干擾信號源隔離開來，并提供高阻抗輸入。

輸出數據有兩種輸出模式可供選擇——數據可以抽取2，也可以以突發模式輸出數據。突發模式輸出專為DPD反饋應用而設計，在這些應用中，高分辨率輸出數據可在短時間內獲得。該ADC專為高SFDR而設計，在較大的輸入頻率范圍內具有低噪聲性能和出色的無雜散動態范圍。該器件采用196引腳NFBGA封裝，額定工作范圍為整個工業溫度范圍（–40°C至85°C）。
*附件：ads54t01.pdf

特性

• 單通道
• 12 位分辨率
• 最大時鐘速率：750 Msps
• 低擺幅滿量程輸入：1.0 Vpp
• 具有高阻抗輸入的模擬輸入緩沖器
• 輸入帶寬 （3 dB）：> 1.2 GHz
• 數據輸出接口：DDR LVDS
• 196引腳NFBGA封裝（12 mm×12 mm）
• 功耗：1.2 W
• f 時的性能 在 = 230 MHz 中頻
  • 信噪比：60.7 dBFS
  • SFDR：73 dBc
• f 時的性能 在 = 700 MHz 中頻
  • 信噪比：58.6 dBFS
  • SFDR：64 dBc
• 接收模式：使用低通或高通濾波器的 2 倍抽取
• 反饋模式：全帶寬 DPD 反饋的突發模式輸出

參數

方框圖

一、產品概述

ADS54T01 是德州儀器（TI）推出的高線性度單通道 12 位模數轉換器（ADC），最高采樣率達 750 Msps，核心優勢為寬輸入帶寬、低噪聲及靈活的工作模式，適用于電信、無線基礎設施、功率放大器線性化等高速信號采集場景。文檔版本為 SLAS918B，最初發布于 2012 年 12 月，2022 年 4 月修訂，器件采用 196 引腳 NFBGA 封裝（12 mm×12 mm），工作溫度范圍 - 40°C 至 85°C。

二、核心參數與性能特性

1. 基礎規格

• 分辨率與采樣率 ：12 位分辨率，采樣率范圍 40 Msps-750 Msps，無丟失碼；輸入帶寬（3 dB）＞1.2 GHz，支持寬頻率范圍信號采集。
• 線性度與動態性能 ：微分非線性（DNL）典型值 ±0.9 LSB，積分非線性（INL）典型值 ±1.5 LSB；230 MHz 輸入時，SNR 達 60.7 dBFS，SFDR 達 73 dBc；700 MHz 輸入時，SNR 達 58.6 dBFS，SFDR 達 64 dBc，動態性能優異。
• 輸入特性 ：差分輸入滿量程電壓 1.0 Vpp（默認），輸入共模電壓 1.9 V，輸入阻抗高，適配 50 Ω 射頻應用匹配需求。

2. 供電與功耗

• 供電范圍 ：需多組電源供電，AVDD33 為 3.3 V，AVDDC、AVDD18、DVDD、DVDDLVDS、IOVDD 為 1.8 V，無電源上電順序要求。
• 功耗表現 ：典型總功耗 1.2 W（自動校正開啟、抽取濾波器關閉）；支持多種低功耗模式，深度睡眠模式功耗低至 350 mW（自動校正關閉），待機模式功耗僅 7 mW。

3. 封裝與環境適應性

• 封裝類型 ：196 引腳 NFBGA 封裝，尺寸 12.00 mm×12.00 mm，散熱性能優異，結到環境熱阻（θJA）37.6 °C/W。
• 可靠性 ：ESD 防護電壓 ±2000 V（人體模型 HBM）；結溫最高 150°C，長期工作推薦結溫不超過 105°C。

4. 接口特性

• 數據輸出 ：采用 DDR LVDS 接口，12 位數據輸出（DA [11:0] P/N），配套差分輸出時鐘（DACLKP/N），數據有效窗口時序穩定。
• 控制接口 ：支持 3 線或 4 線 SPI 串行接口，用于寄存器配置、模式選擇及狀態讀取，SCLK 最高頻率 20 MHz。

三、工作模式與功能原理

1. 核心架構

基于雙交織 ADC 架構，單通道由兩個交織工作的 ADC 組成（各工作于 1/2 采樣率，相位相差 180°），內置交織校正邏輯，可補償增益和偏移失配；模擬輸入緩沖器提供高阻抗輸入，隔離內部采樣開關噪聲，簡化前端濾波器設計。

2. 主要工作模式

• 反饋模式（突發模式） ：支持 12 位高分辨率輸出（21?-22?個采樣點）與 7 位 / 11 位低分辨率輸出交替工作，適配 DPD 反饋應用；提供手動觸發和自動觸發兩種方式，觸發后高分辨率數據延遲 1-2 個 DACLK 周期輸出。
• 接收模式（抽取濾波） ：支持 2 倍抽取，可配置低通或高通濾波器，通帶紋波 0.1 dB，阻帶衰減約 40 dB，有效降低輸出數據率至 375 Msps。
• 低功耗模式 ：包含完全關斷、待機、深度睡眠、輕度睡眠四種模式，喚醒時間從 2 μs（輕度睡眠）到 2.5 ms（完全關斷）不等，平衡功耗與響應速度。

3. 關鍵功能細節

• 自動校正 ：支持增益和偏移自動校正，開啟后偏移誤差可降至 ±1 mV，顯著提升線性度；校正功能可通過 SPI 寄存器啟用 / 禁用。
• 過范圍指示 ：OVRAP/N 引腳提供快速過范圍告警，觸發閾值可編程（默認 0.56 dBFS 以下），延遲僅 12 個時鐘周期。
• 多器件同步 ：通過 SYNCP/N 引腳實現多 ADC 同步，SYNCOUTP/N 輸出同步信號，可對齊多通道數據，簡化多器件組網應用。

四、應用場景與設計建議

1. 典型應用領域

• 電信設備、無線基礎設施（5G/4G 基站）、功率放大器（PA）線性化、高速數據采集系統等。

2. 設計關鍵要點

• 電源設計 ：各電源引腳需就近并聯去耦電容，降低電源噪聲；建議使用低噪聲線性穩壓器，確保模擬電源與數字電源隔離，避免串擾。
• 時鐘與輸入設計 ：時鐘輸入支持差分正弦波、LVPECL、LVDS 信號，建議使用高質量時鐘源并靠近器件放置終端電阻，減少抖動；模擬輸入需采用差分驅動，AC 耦合時需匹配共模電壓（1.9 V）。
• 布線與散熱 ：PCB 需劃分獨立模擬區與數字區，高速信號線控制阻抗；器件結溫需控制在 105°C 以下，必要時增加散熱措施。