在 DC/DC 變換器（如 Buck 降壓、Boost 升壓電路）的應用中，“輸入電壓（Vi）與輸出電壓（Vo）接近”（通常指 | Vi - Vo|＜Vi×10%）是典型的 “臨界工況”。此時輸出電壓易出現紋波增大、波動頻繁、控制精度下降等問題，其本質是 DC/DC 的 “PWM 控制邏輯”“電感能量平衡”“元件非理想特性” 三大核心環節的短板被放大，導致電壓調節能力失效。本文將從原理層面拆解問題根源，結合拓撲實例（Buck/Boost）分析具體影響，并給出優化方向。

一、核心矛盾：輸入輸出電壓接近時，DC/DC 的 “調節余量” 被大幅壓縮

DC/DC 變換器的輸出電壓穩定依賴 “PWM 信號調節占空比（D），進而控制電感充放電能量”，其核心公式基于 “伏秒平衡”（電感導通階段的伏秒積 = 關斷階段的伏秒積），即：

Buck 降壓電路：Vo = Vi × D（D 為 MOS 管導通占空比，0＜D＜1）

Boost 升壓電路：Vo = Vi / (1 - D)（1 - D 為 MOS 管關斷占空比，0＜1 - D＜1）

當 Vi≈Vo 時，占空比會進入 “極端區間”——Buck 電路中 D≈1（導通時間接近開關周期），Boost 電路中 1 - D≈1（關斷時間接近開關周期）。此時，PWM 對占空比的微小調整都會導致輸出電壓的劇烈波動，相當于 “用精密扳手擰大間隙的螺絲”，調節精度自然下降。

二、四大核心原因：

輸入輸出電壓接近時，DC/DC 的 “控制邏輯 - 能量轉換 - 元件特性 - 反饋響應” 全鏈路都會出現問題，具體可拆解為以下四點：

1. PWM 控制的 “分辨率瓶頸”：占空比調節精度不足

PWM 信號的調節精度由 “控制器的時鐘頻率（f_clk）” 和 “開關頻率（f_switch）” 決定，即 “占空比分辨率 = f_switch /f_clk”。當占空比進入極端區間（如 D≈0.9 或 D≈0.1）時，這種分辨率不足的問題會被無限放大。

實例：假設某 DC/DC 控制器的時鐘頻率 f_clk=100MHz，開關頻率 f_switch=1MHz，占空比分辨率 = 1MHz/100MHz=0.01（即 1%）。

當 Vi=12V，Vo=10V（Vi 與 Vo 差距 2V）時，Buck 電路需 D=10/12≈0.833，此時 1% 的分辨率對應 Vo 波動 = 12V×0.01=0.12V，在可接受范圍；

當 Vi=12V，Vo=11.5V（Vi 與 Vo 差距 0.5V）時，需 D=11.5/12≈0.958，1% 的分辨率對應 Vo 波動 = 12V×0.01=0.12V，此時 Vo 波動占目標值的比例從 1.2%（0.12/10）升至 1.04%（0.12/11.5），看似變化不大，但實際因占空比接近 1，開關管導通時間已接近開關周期（如 f_switch=1MHz 時，開關周期 Ts=1μs，D=0.958 對應導通時間 ton=0.958μs），1% 的分辨率意味著 ton 的調整步長 = 0.01μs，如此短的時間內，開關管可能無法完全導通 / 關斷，導致實際占空比與設定值偏差極大，最終 Vo 波動遠超理論值。

本質問題：PWM 控制器的 “數字量化誤差” 在極端占空比下被放大，相當于 “用最小刻度 1mm 的尺子量 1cm 的物體，誤差僅 10%；量 1.1cm 的物體，誤差接近 9%”，精度自然下降。

2. 電感能量平衡難題：充放電電流波動劇烈

電感是 DC/DC 的 “能量樞紐”，其充放電電流的穩定性直接決定輸出電壓穩定度。當 Vi≈Vo 時，電感兩端的 “電壓差（ΔV=L×ΔI/Δt）” 極小，導致充放電電流波動（ΔI）急劇增大，能量平衡難以維持。

（1）Buck 電路案例：電感放電時間過短，能量補充不足

Buck 電路中，電感充電階段（MOS 管導通）的電壓差 = Vi - Vo，放電階段（MOS 管關斷）的電壓差 = Vo（續流二極管導通時，電感向負載放電，電壓近似為 Vo）。當 Vi≈Vo 時，充電階段的電壓差（Vi - Vo）趨近于 0，根據 ΔI=ΔV×Δt/L，相同導通時間（Δt）下，充電電流增長幅度（ΔI_charge）極小；而放電階段的電壓差（Vo）不變，放電電流下降幅度（ΔI_discharge）不變，導致 “充電能量＜放電能量”，電感電流出現 “斷崖式下降”，輸出電容只能頻繁放電補充，最終 Vo 紋波增大。

（2）Boost 電路案例：電感充電時間過短，能量存儲不足

Boost 電路中，電感充電階段的電壓差 = Vi（MOS 管導通時，電感兩端電壓近似為 Vi），放電階段的電壓差 = Vo - Vi（電感釋放能量與 Vi 疊加）。當 Vi≈Vo 時，放電階段的電壓差（Vo - Vi）趨近于 0，放電電流下降幅度（ΔI_discharge）極小；而充電階段的電壓差（Vi）不變，充電電流增長幅度（ΔI_charge）不變，導致 “充電能量＞放電能量”，電感電流持續累積，最終超過額定值，觸發過流保護，或導致輸出電壓 “過沖”。

關鍵公式驗證：以 Buck 電路為例，電感電流波動 ΔI= (Vi - Vo)×D×Ts / L。當 Vi≈Vo 時，(Vi - Vo) 趨近于 0，但 D≈1，Ts=1/f_switch，此時 ΔI 的理論值雖小，但實際中 “Vi - Vo” 的微小變化（如 Vi 波動 5%）會導致 ΔI 大幅變化（如 5% 的 Vi 波動可能引發 50% 的 ΔI 波動），進一步加劇輸出不穩定。

3. 元件非理想特性：導通壓降 / 延遲的影響被放大

實際電路中，開關管（MOS 管 / IGBT）、續流二極管等元件存在 “導通壓降（V_DS、V_F）” 和 “開關延遲（t_on、t_off）”，這些特性在 Vi≈Vo 時會從 “可忽略的誤差” 變為 “主導輸出的關鍵因素”。

（1）導通壓降的 “抵消效應”

Buck 電路：實際輸出電壓 Vo= (Vi - V_DS)×D - V_F×(1 - D)（V_DS 為 MOS 管導通壓降，V_F 為二極管正向壓降）。當 Vi≈Vo 且 D≈1 時，(1 - D)≈0，Vo≈(Vi - V_DS)×D。若 Vi=12V，V_DS=0.5V，D=0.95，此時 Vo≈(12-0.5)×0.95≈10.925V，而目標 Vo=11.5V，偏差達 0.575V，占目標值的 5%，遠超正常工況（Vi=12V、Vo=10V 時，偏差通常＜1%）。

Boost 電路：實際輸出電壓 Vo= (Vi - V_DS) / (1 - D) - V_F。當 Vi≈Vo 且 (1 - D)≈0 時，(Vi - V_DS) 被極小的 (1 - D) 放大，若 V_DS=0.5V，(1 - D)=0.05，此時 Vo≈(12-0.5)/0.05 - 0.7≈229.3V，遠高于目標 Vo=12.5V，直接導致輸出過壓。

（2）開關延遲的 “占空比偏差”

開關管的導通延遲（t_on）和關斷延遲（t_off）會導致 “實際占空比” 與 “設定占空比” 偏差。當開關周期 Ts 極短（如高頻 DC/DC 的 Ts=1μs），t_on/t_off（通常為 10-100ns）占 Ts 的比例會從 “1%-10%” 升至 “10%-100%”（當 D≈1 時，ton=D×Ts≈Ts，t_on 占 ton 的比例 = 10ns/1μs=1%，看似不大，但實際會導致電感充電時間縮短 1%，在 Vi≈Vo 時，這 1% 的時間偏差足以讓 Vo 下降 0.1V 以上）。

4. 反饋環路響應不足：無法及時修正電壓波動

DC/DC 的輸出穩定依賴 “反饋環路”—— 采樣電阻監測 Vo，誤差放大器對比 Vo 與基準電壓（V_ref），再調整 PWM 占空比。當 Vi≈Vo 時，Vo 的波動幅度變小（如從 1V 波動變為 0.2V 波動），但反饋環路的 “帶寬（Bandwidth）” 和 “相位裕量（Phase Margin）” 無法適配這種 “小信號波動”，導致響應滯后。

帶寬不足：反饋環路的帶寬決定了其能響應的電壓波動頻率。當 Vi≈Vo 時，Vo 的波動頻率通常接近開關頻率（因電感電流波動加劇），若環路帶寬低于開關頻率的 1/5（如開關頻率 1MHz，帶寬＜200kHz），則無法及時采樣到 Vo 的波動，調整指令滯后，形成 “越調越偏” 的惡性循環。

相位裕量不足：相位裕量決定了環路的穩定性。當占空比進入極端區間，DC/DC 的 “功率級增益” 會下降（如 Buck 電路功率級增益 = Vo/(Vi - Vo)，Vi≈Vo 時增益趨近于無窮大），導致環路相位裕量減小（如從 45° 降至 20° 以下），容易引發振蕩，使 Vo 出現周期性波動。

三、不同拓撲的具體問題：Buck 與 Boost 的差異化

雖然核心原因一致，但 Buck（降壓）和 Boost（升壓）電路在 Vi≈Vo 時的具體表現存在差異，需針對性分析：

四、解決方案：

要解決 Vi≈Vo 時的輸出不穩定問題，需從 “提升控制精度、優化電感參數、選用低損耗元件、增強反饋響應” 四個維度入手：

1. 提升 PWM 控制精度：高分辨率控制器 + 自適應開關頻率

選用高時鐘頻率控制器：如將 f_clk 從 100MHz 提升至 500MHz，占空比分辨率從 1% 降至 0.2%，減少數字量化誤差；

自適應開關頻率：當 Vi≈Vo 時，自動降低開關頻率（如從 1MHz 降至 200kHz），延長開關周期 Ts，增大占空比調整步長的 “絕對時間”（如 D=0.95 時，Ts=5μs，ton=4.75μs，0.2% 分辨率對應 ton 調整步長 = 10ns，相對誤差從 0.21% 降至 0.02%）。

2. 優化電感參數：平衡電流波動與儲能能力

Buck 電路：選用低感量、高飽和電流電感（如 L 從 10μH 降至 2μH），根據 ΔI= (Vi - Vo)×D×Ts/L，低感量可增大 ΔI 的理論值，避免電流 “斷崖式下降”；

Boost 電路：選用高感量、低直流電阻（DCR）電感（如 L 從 2μH 升至 10μH），增大儲能能力，避免充電能量過度累積。

3. 選用低損耗元件：降低非理想特性的影響

開關管：選用低導通壓降（V_DS＜0.1V）、快開關速度（t_on/t_off＜10ns）的 MOS 管（如 GaN 氮化鎵器件，比傳統 Si MOS 管損耗低 50%）；

續流二極管：選用肖特基二極管（V_F＜0.3V）或同步整流 MOS 管（替代二極管，V_DS＜0.1V），減少正向壓降的抵消效應。

4. 增強反饋環路響應：寬帶寬 + 高相位裕量設計

提升環路帶寬：通過優化誤差放大器的補償網絡（如采用 Type III 補償），將帶寬提升至開關頻率的 1/3（如 1MHz 開關頻率對應 300kHz 帶寬），確保能及時響應 Vo 波動；

優化相位裕量：通過增加 “極點 - 零點補償”，將相位裕量維持在 45°-60°，避免環路振蕩，尤其在占空比極端區間需額外增加 “負載電流前饋”，提前預判負載變化，減少調整滯后。

五、總結

輸入與輸出電壓接近時，DC/DC 輸出不穩定的本質是 “調節精度需求超過了系統能力上限”——PWM 控制的分辨率、電感的能量轉換效率、元件的非理想特性、反饋環路的響應速度，在極端占空比下均無法滿足 “微小電壓差的精準調節” 需求。

在實際工程中，需避免讓 DC/DC 長期工作在 Vi≈Vo 的臨界工況（如通過串聯 / 并聯電池調整 Vi，或選用寬電壓范圍的負載）；若無法避免，則需通過 “高分辨率控制器 + 低損耗元件 + 優化環路” 的組合方案，平衡精度與穩定性。這一問題也揭示了 DC/DC 設計的核心邏輯：沒有完美的拓撲，只有適配工況的最優解。

審核編輯 黃宇