AMC1304是一種精密的三角積分 （ΔΣ） 調制器，其輸出通過具有很強抗磁干擾能力的電容式雙隔離柵與輸入電路隔開。該屏障經認證可提供高達 7000 V 的增強隔離峰符合 DIN VDE V 0884-11、UL1577 和 CSA 標準。該器件與隔離式電源結合使用，可防止高共模電壓線上的噪聲電流進入本地系統接地并干擾或損壞低壓電路。
*附件：amc1304l05.pdf

AMC1304的輸入經過優化，可直接連接到分流電阻或其他低電壓電平信號源。±50mV 器件獨特的低輸入電壓范圍可顯著降低分流器的功耗，同時支持出色的交流和直流性能。通過使用適當的數字濾波器（即集成在 TMS320F2807x 或 TMS320F2837x 系列上）對比特流進行抽取，該器件可以在 78 kSPS 的數據速率下實現 16 位分辨率，動態范圍為 81 dB （13.2 ENOB）。

在高側，調制器由集成的低壓差 （LDO） 穩壓器供電，該穩壓器允許 4 V 至 18 V （LDOIN） 之間的非穩壓輸入電壓。隔離式數字接口采用3.3 V或5 V電源（DVDD）供電。

該AMC1304采用寬體SOIC-16 （DW）封裝，額定溫度范圍為–40°C至+125°C。

特性

• 引腳兼容系列針對基于分流電阻的電流測量進行了優化：
  • ±50 mV 或 ±250 mV 輸入電壓范圍
  • CMOS 或 LVDS 數字接口選項
• 出色的直流性能，支持系統級的高精度傳感：
  • 失調誤差：±50 μV 或 ±100 μV（最大值）
  • 失調漂移：1.3 μV/°C（最大值）
  • 增益誤差：±0.2%或±0.3%（最大值）
  • 增益漂移：±40 ppm/°C（最大值）
• 安全相關認證：
  • 7000伏PK根據 DIN VDE V 0884-11： 2017-01 的強化隔離
  • 5000伏有效值根據 UL1577 隔離 1 分鐘
  • CAN/CSA 5A-組件驗收服務通知和IEC 62368-1終端設備標準
• 瞬態抗擾度：15 kV/μs（最小值）
• 高電磁場抗擾度（參見應用筆記SLLA181A)
• 外部5 MHz至20 MHz時鐘輸入，便
  于系統級同步
• 片內18V LDO穩壓器
• 在擴展的工業溫度范圍內完全額定

參數

方框圖

AMC1304x 是德州儀器推出的高精度增強型隔離 ΔΣ 調制器系列，內置 LDO 穩壓器，核心優勢為高隔離等級、低漂移與高抗干擾性，適配分流電阻式電流檢測及隔離電壓測量場景，涵蓋 LVDS/CMOS 接口與兩種輸入電壓范圍版本。

核心參數與特性

• 硬件規格 ：分為 ±50mV（AMC1304x05）和 ±250mV（AMC1304x25）輸入范圍，差分輸入阻抗分別為 5kΩ 和 25kΩ；支持 5MHz~20.1MHz 外部時鐘輸入，數字化后輸出 1 位比特流。
• 精度性能 ：最大偏移誤差 ±50μV/±100μV，偏移漂移最大 1.3μV/°C；最大增益誤差 ±0.2%/±0.3%，增益漂移最大 40ppm/°C；SNR 最高 85dB，THD 低至 -90dBc，支持 16 位分辨率（配合數字濾波器）。
• 隔離與抗干擾 ：強化隔離等級達 7000V??（DIN VDE V 0884-11）、5000V???（1 分鐘），共模瞬態抗擾度（CMTI）≥15kV/μs，電磁干擾免疫力強。
• 功耗與封裝 ：LDO 輸入電壓 4V18V，數字側供電 3V5.5V；典型功耗僅數 mA；采用 16 引腳 SOIC（DW）封裝（10.3mm×7.5mm），工作溫度 -40°C~+125°C。

功能與工作模式

• 核心功能 ：二階 ΔΣ 調制器將模擬信號轉換為 1 位串行比特流，需外部數字濾波器（如 sinc3 濾波器）解調和抽取，搭配 TI TMS320F28x 系列 MCU 可實現高精度數據采集。
• 接口選項 ：LVDS 版本（AMC1304Lx）支持差分數字輸出，CMOS 版本（AMC1304Mx）支持單端數字輸出，適配不同控制器接口需求。
• 保護機制 ：內置掉電安全輸出功能，LDO 供電缺失時維持輸出穩定；輸入超量程時，每 128 個時鐘周期輸出 1 個標識位，區分掉電與滿量程狀態。
• 集成 LDO ：片上 18V LDO 為高壓側電路供電，簡化浮地電源設計，V_CAP 引腳需外接去耦電容保障穩定性。

應用場景

適用于工業電機驅動、光伏逆變器、不間斷電源（UPS）等設備的分流電阻式電流檢測，也可用于高壓系統的隔離電壓測量。

關鍵設計要點

• 電源要求 ：LDOIN 引腳需就近配置 0.1μF 去耦電容，可選 10μF 大電容增強濾波；V_CAP 引腳需接 0.1μF 電容；數字側 DVDD 引腳需配置 0.1μF 及 1μF~10μF 組合去耦電容。
• 布局建議 ：模擬地與數字地分開布線，分流電阻需靠近 AINP/AINN 引腳，布線對稱；LVDS 版本需在時鐘和數據引腳附近配置 100Ω 終端電阻；保持封裝爬電距離 ≥8mm，避免導電材料靠近隔離區域。
• 濾波配置 ：推薦使用 sinc3 數字濾波器（OSR=256），兼顧精度與響應速度；過流檢測場景可選用 sinc2 濾波器以縮短響應時間。