AMC1304是一種精密的三角積分 （ΔΣ） 調制器，其輸出通過具有很強抗磁干擾能力的電容式雙隔離柵與輸入電路隔開。該屏障經認證可提供高達 7000 V 的增強隔離峰符合 DIN VDE V 0884-11、UL1577 和 CSA 標準。該器件與隔離式電源結合使用，可防止高共模電壓線上的噪聲電流進入本地系統接地并干擾或損壞低壓電路。
*附件：amc1304m05.pdf

AMC1304的輸入經過優化，可直接連接到分流電阻或其他低電壓電平信號源?！?0mV 器件獨特的低輸入電壓范圍可顯著降低分流器的功耗，同時支持出色的交流和直流性能。通過使用適當的數字濾波器（即集成在 TMS320F2807x 或 TMS320F2837x 系列上）對比特流進行抽取，該器件可以在 78 kSPS 的數據速率下實現 16 位分辨率，動態范圍為 81 dB （13.2 ENOB）。

在高側，調制器由集成的低壓差 （LDO） 穩壓器供電，該穩壓器允許 4 V 至 18 V （LDOIN） 之間的非穩壓輸入電壓。隔離式數字接口采用3.3 V或5 V電源（DVDD）供電。

該AMC1304采用寬體SOIC-16 （DW）封裝，額定溫度范圍為–40°C至+125°C。

特性

• 引腳兼容系列針對基于分流電阻的電流測量進行了優化：
  • ±50 mV 或 ±250 mV 輸入電壓范圍
  • CMOS 或 LVDS 數字接口選項
• 出色的直流性能，支持系統級的高精度傳感：
  • 失調誤差：±50 μV 或 ±100 μV（最大值）
  • 失調漂移：1.3 μV/°C（最大值）
  • 增益誤差：±0.2%或±0.3%（最大值）
  • 增益漂移：±40 ppm/°C（最大值）
• 安全相關認證：
  • 7000伏PK根據 DIN VDE V 0884-11： 2017-01 的強化隔離
  • 5000伏有效值根據 UL1577 隔離 1 分鐘
  • CAN/CSA 5A-組件驗收服務通知和IEC 62368-1終端設備標準
• 瞬態抗擾度：15 kV/μs（最小值）
• 高電磁場抗擾度（參見應用筆記SLLA181A)
• 外部5 MHz至20 MHz時鐘輸入，便
  于系統級同步
• 片內18V LDO穩壓器
• 在擴展的工業溫度范圍內完全額定

參數

方框圖

AMC1304x 系列是德州儀器推出的高精度隔離型 ΔΣ 調制器，核心優勢是強化隔離性能、低失調誤差與溫漂、寬輸入共模抑制比，搭配內置 LDO 調節器，適用于分流電阻電流檢測、隔離電壓測量等工業場景，支持 CMOS/LVDS 數字接口，滿足嚴苛安全與精度要求。

一、核心性能與定位

• 精度與直流性能 ：提供 ±50 mV（AMC1304x05）和 ±250 mV（AMC1304x25）兩種輸入量程，失調誤差最大 ±50/±100 μV，失調溫漂最大 1.3 μV/°C；增益誤差最大 ±0.2%/±0.3%，增益溫漂最大 40 ppm/°C，確保寬溫范圍內的高精度測量。
• 隔離與抗干擾 ：強化隔離等級達 7000 VPK（DIN VDE V 0884-11）、5000 VRMS/1 分鐘（UL1577），共模瞬態抗擾度（CMTI）最低 15 kV/μs；磁場抗干擾能力強，適合高壓場景隔離測量。
• 信號與接口 ：ΔΣ 調制器輸出 1 位比特流，搭配數字濾波器（如 sinc3）可實現 16 位分辨率，動態范圍 81 dB；支持 5 MHz~20.1 MHz 外部時鐘輸入，便于多通道同步；提供 CMOS 或 LVDS 數字接口，適配不同系統設計。
• 環境與供電 ：工作溫度 -40°C125°C，內置 4 V18 V 輸入 LDO 調節器，數字側供電 3.0 V~5.5 V；ESD 防護達 HBM ±2500 V、CDM ±1000 V，可靠性優異。

二、關鍵功能與硬件特性

1. 集成功能模塊

• 內置 LDO 調節器，輸入電壓 4 V~18 V，輸出穩定電壓供調制器模擬電路，簡化外部供電設計；支持故障安全輸出，LDO 供電缺失時輸出狀態穩定，避免系統誤動作。
• 二階 ΔΣ 調制器架構，量化噪聲高頻搬移，配合外部數字濾波器（如 TMS320F28x 系列 MCU 內置 SDFM 模塊）實現高分辨率數據轉換；過量程時輸出特定比特流標識，區分供電故障與滿量程輸入。
• 差分輸入設計，輸入阻抗分別為 5 kΩ（x05 型號）和 25 kΩ（x25 型號），共模抑制比（CMRR）達 -85 dB（0.1 Hz~50 kHz），抑制共模噪聲干擾。

2. 工作模式

• 正常測量模式：持續將模擬輸入轉換為 1 位比特流輸出，同步于外部時鐘，需外部數字濾波器解調和抽取，輸出有效數字量。
• 故障安全模式：當高側供電（LDOIN）缺失時，輸出保持固定狀態，確保系統安全，避免誤觸發。
• 過量程模式：輸入超量程時，每 128 個時鐘周期輸出 1 個特定比特（0 或 1），區分滿量程輸入與供電故障。

3. 封裝與引腳

• 采用 16 引腳寬體 SOIC（DW）封裝，尺寸 10.30 mm×7.50 mm，引腳包括差分模擬輸入（AINP/AINN）、LDO 輸入（LDOIN）、LDO 輸出濾波（VCAP）、時鐘輸入（CLKIN）、數字輸出（DOUT）及隔離地（AGND/DGND）。
• 模擬側與數字側分離接地，優化隔離性能；LVDS 版本額外提供反相時鐘（CLKIN_N）和反相數據（DOUT_N）引腳，支持差分數字傳輸。

三、編程與配置

• 無需復雜寄存器配置，通過外部時鐘頻率（5 MHz~20.1 MHz）設定工作速率，時鐘占空比需保持 40%~60%。
• 數字接口支持 CMOS（推挽輸出）和 LVDS（差分輸出），LVDS 接口差分輸出電壓 250450 mV（100 Ω 負載），CMOS 接口兼容 3.0 V5.5 V 邏輯電平。
• 需搭配外部數字濾波器（如 sinc1/sinc2/sinc3）對 1 位比特流進行解調， oversampling 比率（OSR）建議 256，平衡分辨率與響應速度。

四、典型應用場景

• 工業電機驅動、光伏逆變器、不間斷電源（UPS）的分流電阻電流檢測；
• 高壓系統隔離電壓測量，如直流母線電壓監測；
• 其他需要高壓隔離、高精度模擬信號轉換的工業控制場景。

五、設計關鍵要點

1. 電源與去耦 ：LDOIN 引腳就近配置 0.1 μF 陶瓷電容 + 10 μF 電解電容去耦，VCAP 引腳（LDO 輸出）需并聯 0.1 μF 電容至 AGND，減少電源噪聲；數字側 DVDD 引腳同樣需就近去耦，避免數字噪聲耦合至模擬側。
2. 信號接口：模擬輸入走線盡量短且對稱，分流電阻靠近 AINP/AINN 引腳，減少引線電阻影響；外部時鐘信號需低抖動，LVDS 接口需匹配 100 Ω 差分阻抗，確保信號完整性。
3. 布局規范：嚴格保持模擬地（AGND）與數字地（DGND）隔離，僅在電源入口單點連接；器件周圍預留足夠爬電距離（≥8 mm），符合安全隔離要求；高壓區域與低壓區域分開布局，避免電磁干擾。
4. 濾波與校準：系統級需進行增益和偏移校準，抵消外部電阻誤差；根據響應速度需求選擇濾波器類型（sinc1 最快，sinc3 精度最高），過流保護場景推薦 sinc2 濾波器平衡速度與精度。