ADC12xJ1600-Q1 是一系列四通道、雙通道和單通道、12 位、1.6GSPS 模數轉換器 （ADC）。低功耗、高采樣率和 12 位分辨率使 ADC12xJ1600-Q1 適用于光檢測和測距 （LiDAR） 系統。ADC12xJ1600-Q1 符合汽車應用標準。

6GHz 的全功率輸入帶寬 （-3dB） 為調頻連續波 （FMCW） LiDAR 系統提供平坦的頻率響應，并為基于脈沖的系統提供窄脈沖響應。全功率輸入帶寬還支持對 L 波段和 S 波段進行直接射頻采樣。
*附件：adc12sj1600-q1.pdf

包括許多時鐘功能以放寬系統硬件要求，例如帶有集成壓控振蕩器 （VCO） 的內部鎖相環 （PLL） 以生成采樣時鐘。提供四個時鐘輸出，用于對FPGA或ASIC的邏輯和SerDes進行時鐘處理。為脈沖系統提供時間戳輸入和輸出。

JESD204C串行接口通過減少印刷電路板 （PCB） 布線量來減小系統尺寸。接口模式支持 2 至 8 通道（雙通道和四通道設備）或 1 至 4 通道（用于單通道設備），SerDes 波特率高達 17.16Gbps，可為每個應用提供最佳配置。

特性

• 符合 AEC-Q100 標準，適用于汽車應用：
  • 溫度等級 1：–40°C 至 +125°C，TA
• ADC內核：
  • 分辨率：12位
  • 最大采樣率：1.6GSPS
  • 非交錯架構
  • 內部抖動可減少高階諧波
• 性能規格 （–1dBFS）：
  • 信噪比 （100MHz）：57.4dBFS
  • ENOB （100MHz）：9.1 位
  • SFDR （100MHz）：64dBc
  • 本底噪聲 （–20dBFS）：–147dBFS
• 滿量程輸入電壓：800mVPP-DIFF
• 全功率輸入帶寬：6GHz
• JESD204C 串行數據接口：
  • 支持 2 至 8 個（四通道/雙通道）或 1 至 4 個（單通道）總 SerDes 通道
  • 最特率：17.16Gbps
  • 64B/66B 和 8B/10B 編碼模式
  • 子類 1 對確定性延遲的支持
  • 與JESD204B接收器兼容
• 可選的內部采樣時鐘生成
  • 內部PLL和VCO （7.2–8.2GHz）
• SYSREF 窗口簡化同步
• 四個時鐘輸出簡化了系統時鐘
  • FPGA或相鄰ADC的參考時鐘
  • SerDes 收發器的參考時鐘
• 脈沖系統的時間戳輸入和輸出
• 功耗（1GSPS）：
  • 四通道：477mW/通道
  • 雙通道：700mW/通道
  • 單通道：1000mW
• 電源：1.1V、1.9V

參數

方框圖

ADC12xJ1600-Q1 是德州儀器推出的面向汽車應用的高速模數轉換器（ADC）系列，包含四通道（ADC12QJ1600-Q1）、雙通道（ADC12DJ1600-Q1）和單通道（ADC12SJ1600-Q1）版本，核心優勢為高采樣率、寬輸入帶寬及低功耗，通過 AEC-Q100 1 級認證，適配嚴苛車載環境。

核心參數與特性

1. 基礎性能：分辨率 12 位，最高采樣率 1.6GSPS，非交錯架構；100MHz 輸入時 SNR 達 57.4dBFS、ENOB 為 9.1 位、SFDR 為 64dBc，噪聲基底低至 - 147dBFS。
2. 信號輸入：全功率輸入帶寬 6GHz，支持直接射頻采樣 L 波段和 S 波段；差分滿量程輸入電壓 800mVPP-DIFF，可通過 FS_RANGE 寄存器調整（480-1040mVPP），輸入共模電壓自偏置至 0.3V。
3. 接口特性：搭載 JESD204C 串行接口，支持 2-8 路 SerDes 通道（四 / 雙通道）或 1-4 路（單通道），最高波特率 17.16Gbps，兼容 8B/10B 和 64B/66B 編碼及 JESD204B 接收器。
4. 時鐘與同步：內置 PLL 和 VCO（7.2-8.2GHz），支持 SYSREF Windowing 簡化同步；提供四路時鐘輸出，支持時間戳輸入 / 輸出，滿足脈沖系統需求。
5. 功耗與環境：1GSPS 時四通道每通道功耗 477mW，單通道 1000mW；供電電壓 1.1V 和 1.9V，工作溫度范圍 - 40°C 至 + 125°C。

核心功能模塊

• 模擬輸入：差分輸入設計，內置 50Ω 終端電阻，支持 AC/DC 耦合，具備輸入過壓保護，可通過寄存器調整偏移電壓和增益。
• 校準機制：支持前景校準和背景校準，背景校準可無中斷切換 ADC 核心，低功耗背景校準（LPBG）模式平衡功耗與性能；提供偏移、增益和輸入終端電阻微調功能。
• 時鐘系統：支持差分或單端時鐘輸入，PLL 可生成采樣時鐘，支持 SYSREF 信號捕獲實現確定性延遲，時鐘抖動影響 SNR 性能，建議使用低抖動時鐘源。
• 數據傳輸：JESD204C 接口支持子類 1 確定性延遲，序列化輸出減少 PCB 布線；支持 CRC-12 錯誤檢測和 FEC 前向糾錯，提升數據傳輸可靠性。
• 測試與診斷：提供 PRBS、時鐘圖案、斜坡等多種測試模式；內置過范圍檢測、溫度監測二極管，支持鬧鐘中斷功能，可監測 PLL 鎖定、鏈路狀態等故障。

功能模式

1. 功耗模式：支持低功耗模式（≤1GSPS）和高性能模式，可通過寄存器配置切換，低功耗模式需權衡性能與功耗。
2. JESD204C 模式：16 種預設 JMODE，涵蓋不同編碼方式（8B/10B、64B/66B）、 lanes 數量及采樣格式，適配不同傳輸需求。
3. 校準模式：前景校準需暫停采樣，背景校準可連續工作，LPBG 模式通過休眠 spare ADC 核心降低功耗。
4. 測試模式：包含 PRBS、時鐘圖案、斜坡、K28.5 等多種測試模式，便于系統調試與表征。

應用場景

專為激光雷達（LiDAR）系統優化，適用于調頻連續波（FMCW）和脈沖式 LiDAR，也可用于需要高頻信號采集的車載及工業場景，如汽車自動駕駛感知、高頻信號處理設備等。

設計要點

1. 供電設計：模擬電源與數字電源分開供電，關鍵電源引腳就近放置去耦電容，降低噪聲耦合；支持電源序列控制，避免供電沖突。
2. 布局規范：模擬信號與時鐘軌跡需短且匹配，采用差分布線；隔離區域爬電距離和電氣間隙≥8mm，參考電壓引腳需合理布局旁路電容。
3. 初始化配置：上電后需通過硬件或軟件復位加載默認配置，校準過程約需 200,000 個時鐘周期，可通過 SPI 接口配置寄存器參數。
4. 寄存器配置：核心寄存器涵蓋時鐘控制、校準配置、JESD204C 模式、功耗控制等，支持流式讀寫和地址自動遞增 / 遞減。