昨日，臺積電召開董事會，做出多項重大決議，首要的就是投入巨額資金，繼續推進產能和工藝，保持領先地位。

臺積電已經核準資本預算約13643796萬新臺幣(約合人民幣310億元)，將用于：

1、興建新的工廠廠房；

2、建設、擴充、升級先進工藝產能；

3、將邏輯工藝產能轉換為特殊工藝產能；

4、將成熟工藝產能轉換為特殊工藝產能；

5、擴充、升級特殊工藝產能；

6、擴充先進封裝工藝產能；

7、2018年第四季度研發資本預算與經常性資本預算。

同時，臺積電任命黃漢森博士為技術研究(Corporate Research)主管，其擁有美國利哈伊大學(Lehigh University)電氣工程學博士學位，曾在IBM半導體部門工作達16年。

目前，臺積電已經開始量產7nm工藝，大客戶包括蘋果、高通、華為、AMD、NVIDIA等等，并在明年升級加入部分EUV極紫外光刻技術，而到了后年，臺積電將投產5nm，并全面普及EUV。

看這意思，臺積電已經是奔著3nm工藝而去了。

很顯然，無論三星還是Intel，在臺積電面前都已經追趕不及，聯電這樣的代工老字號甚至都不得不放棄了12nm以下先進工藝。

另外，臺積電還核準對設立在英屬維京群島的全資子公司TSMC Global Ltd.增至不超過20億美元，以降低外匯避險成本。

臺積電表示，此次核準的資本支出預算，主要用于興建廠房，建置、擴充及升級先進制程產能，轉換邏輯制程產能為特殊制程產能，轉換成熟制程產能為特殊制程產能，擴充及升級特殊制程產能，擴充先進封裝制程產能，以及第4季研發資本預算與經常性資本預算。

此外，臺積公告聘任史丹佛大學電機工程系終身職教授黃漢森為技術研究組織主管，也為近期業界傳出的“臺積電9月將有新人事異動”增添想象。

臺積電創辦人張忠謀退休后，由劉德音接任董座，魏哲家則擔任副董事長暨總裁。近期業界傳出，劉、魏兩人的職權劃分將更明確，預計在9月進行人事改組。其中，業界點名副總經理王建光可望主管晶圓廠營運，副總經理王英郎將統籌所有12英寸廠營運。

在制程研發部份，臺積電董事會昨核準聘任黃漢森為副總經理。黃漢森將擔任技術研究組織（Corporate Research）主管，并直接對資深副總經理米玉杰負責。黃漢森擁有美國理海大學（Lehigh University）電機工程博士學位，在加入臺積電前，在史丹佛大學擔任電機工程系終身職教授多年。另外，他在IBM半導體部門也有16年的工作經驗。

業界人士指出，黃漢森擅長新型態的存儲器技術研發，由于現階段嵌入式快閃存儲器eFlash制程技術面臨瓶頸，黃漢森應可帶領臺積電朝向新一代的嵌入式非揮發性存儲器技術前進，包括嵌入式磁阻式隨機存取存儲器eMRAM技術，或是嵌入式電阻式存儲器eRRAM技術等。

據業界報道，臺積電針對物聯網推廣了從0.35/0.25/0.18微米到90/65/50/40納米的RF制程、嵌入式快閃存儲器ddedFlash制程等，加速把各階段的制程技術要補齊。尋找廣闊的成長空間。封裝方面，臺積電從明年初開始，CoWoS技術將提供具備倍縮光罩(reticle)兩倍尺寸的硅中介層選項，以因應該領域的需求；而具備130微米凸塊間距的版本則將在今年通過品質認證。InFO技術則會有四種衍生技術，其中記憶體基板應用的InFO-MS，將在1x倍縮光罩的基板上封裝SoC與HBM，具備2x2微米的重分布層(redistribution layer)，將在9月通過驗證。InFO-oS則擁有與DRAM更匹配的背向RDL間距，而且已經準備就緒；一種名為MUST的多堆疊選項，將1~2顆芯片放在另一顆比較大的芯片頂部，然后以位于堆疊底部的硅中介層來連結。最后還有一種InFO-AIP就是封裝天線(antenna-in-package)技術，號稱外觀尺寸可縮小10%，天線增益則提高40%，鎖定5G基頻芯片的前端模組應用等設計。

臺積電還發表兩種全新的封裝技術選項。其中在4月底問世的WoW (wafer-on-wafer)封裝直接以打線堆疊三顆裸晶，不過使用者還需要確定其EDA流程是否支援這種打線(bonding)技術；該技術還將在6月推出支援EMI的版本。另一種一種被稱為「整合芯片系統」(system-on-integrated-chips，SoICs)的技術，采用10奈米以下的互連來連結兩顆裸晶，但技術細節還要到明年才會透露；該技術鎖定的應用從行動通訊到高性能運算，而且能連結采用不同制程節點生產的裸晶，看來是某種形式的系統級封裝(SiP)。

臺積電明年最大的投資案，就是在南科興建的5納米12英寸晶圓廠Fab 18，該廠總投資額達250億美元。臺積電7納米已全面量產，支援極紫外光（EUV）技術的7+納米已完成研發，將在明年量產。至于再下一個世代的5納米研發順利進行中，應可如預期在2020年進入量產。