ADS922x是16位、高速、雙通道、同步采樣、模數(shù)轉(zhuǎn)換器（ADC）系列，具有用于ADC輸入的集成驅(qū)動(dòng)器。集成ADC驅(qū)動(dòng)器簡化了信號鏈，降低了精密應(yīng)用的功耗，并支持超過1MHz的高頻信號。由于不需要外部去耦電容器，集成ADC基準(zhǔn)電壓緩沖器針對寬帶寬應(yīng)用進(jìn)行了優(yōu)化。

ADS922x使用串行LVDS （SLVDS）數(shù)據(jù)接口，支持高速數(shù)字接口，同時(shí)最大限度地降低數(shù)字開關(guān)噪聲。使用每個(gè)ADC通道的單獨(dú)SLVDS輸出或兩個(gè)ADC通道的一個(gè)SLVDS輸出讀取雙通道ADC數(shù)據(jù)。
*附件：ads9229.pdf

特性

• 高速采樣率：20MSPS/ch
  • ADS9229：20MSPS/通道，230mW/通道
  • ADS9228：10MSPS/通道，146mW/通道
  • ADS9227：5MSPS/通道，95mW/通道
• 2 通道，同時(shí)采樣
• 功能集成：
  • 集成ADC驅(qū)動(dòng)器
  • 集成精密參考
  • 共模電壓輸出緩沖器
• 高性能：
  • 16 位無缺失碼
  • INL：±0.3LSB，DNL：±0.3LSB
  • 信噪比：93.9dB
• 寬輸入帶寬 （–3dB）：
  • ADS9229和ADS9228：90MHz
  • ADS9227：45MHz
• 串行LVDS接口：
  • SDR 和 DDR 輸出模式
  • 同步時(shí)鐘和數(shù)據(jù)輸出
• 擴(kuò)展工作范圍：–40°C 至 +125°C

參數(shù)

方框圖

一、產(chǎn)品基礎(chǔ)信息與核心差異對比

ADS9227、ADS9228、ADS9229 同屬 ADS922x 系列，核心架構(gòu)均為 16 位雙通道同步采樣 ADC，共享集成驅(qū)動(dòng)、基準(zhǔn)等特性，主要差異集中在采樣速率與功耗，具體參數(shù)對比如下：

二、關(guān)鍵功能特性詳解

1. 模擬輸入與基準(zhǔn)電路配置

1.1 模擬輸入特性

• 輸入范圍與阻抗 ：差分輸入滿量程 3.2Vpp，共模輸入電壓需匹配 VCMOUT 引腳（0.9-1.0V，典型 0.95V），允許 ±70mV 波動(dòng)；直流差分輸入電阻 8kΩ，輸入電容 5.4pF，等效輸入網(wǎng)絡(luò)含 2Ω 與 0.6Ω 匹配電阻及 22pF 采樣電容（如圖 7-1 等效輸入網(wǎng)絡(luò)所示），適配高頻信號。
• 線性度與誤差 ：增益誤差最大 ±0.05% FSR，溫度漂移最大 0.5ppm/°C；失調(diào)誤差最大 ±10LSB，溫度漂移 0.25LSB/°C，寬溫域內(nèi)測量精度穩(wěn)定；支持增益誤差校準(zhǔn)（通過寄存器 0x0D、0x33 配置），進(jìn)一步降低誤差。
• 噪聲性能 ：5MHz 輸入時(shí) THD 典型 - 120dBc，二次 / 三次諧波失真（HD2/HD3）抑制能力強(qiáng)；1MHz 輸入時(shí) SNR 仍達(dá) 93.3dBFS，適合中高頻弱信號采集。

1.2 基準(zhǔn)電壓配置

• 內(nèi)部基準(zhǔn) ：默認(rèn)啟用 4.096V 內(nèi)部基準(zhǔn)，需在 REFIO 引腳外接 10μF 陶瓷去耦電容濾除噪聲，REFM 引腳接地；基準(zhǔn)輸出電壓范圍 4.092V-4.1V，輸出阻抗 8Ω，額外消耗 4mA 模擬電流。
• 外部基準(zhǔn) ：可通過寄存器 0xC1（PD_REF=1b）禁用內(nèi)部基準(zhǔn)，在 REFIO 引腳接入 4.096V 外部基準(zhǔn)（推薦 REF7040），需同樣外接 10μF 去耦電容，外部基準(zhǔn)負(fù)載電流約 1mA，溫度漂移更低，適合超高精度場景。

2. 數(shù)據(jù)處理與接口功能設(shè)計(jì)

2.1 數(shù)據(jù)平均（Decimation）功能

• 平均模式 ：支持 2、4、8、16 倍數(shù)據(jù)平均，平均使能后輸出速率按對應(yīng)倍數(shù)降低（如 ADS9229 用 16 倍平均時(shí)，輸出速率降至 1.25MSPS / 通道），SNR 隨平均倍數(shù)提升，16 倍平均時(shí) SNR 達(dá) 97dBFS。
• 配置方式 ：需通過多寄存器協(xié)同配置，核心寄存器包括 OSR_EN（0x0D [6]，使能平均）、OSR（0x0D [5:2]，選擇平均倍數(shù)）、OSR_INIT1/2/3（0xC0 [11:10]、0xC4 [5:4]、0xC4 [1]，初始化配置），SMPL_SYNC 引腳可同步多器件平均濾波復(fù)位。

2.2 數(shù)字下變頻器（DDC）

• 核心構(gòu)成 ：集成 32 位數(shù)控振蕩器（NCO）與數(shù)字混頻器，支持 2/4/8/16 倍復(fù)抽取，每通道輸出 48 位 I/Q 數(shù)據(jù)（24 位 I+24 位 Q），NCO 為雙通道共享，頻率范圍 - FS/2 至 + FS/2。
• NCO 配置 ：NCO 頻率通過寄存器 0xFD/0xFE（NCO_FREQUENCY）配置，公式為fNCO ? =fSMP L _CLK?**×NCOFREQUENCY ? /224**；初始相位通過 0xFC/0xFD（NCO_PHASE）配置，支持 0、π、2π 三種相位，可通過 SMPL_SYNC 引腳復(fù)位相位。
• 抽取與增益補(bǔ)償 ：復(fù)抽取時(shí)信號經(jīng)混頻后幅度衰減 6dB，可通過寄存器 0x26 配置 6dB 數(shù)字增益補(bǔ)償；實(shí)抽取（僅低通濾波，無混頻）衰減 3dB，支持 3dB 增益補(bǔ)償，避免 SNR 損失。

2.3 LVDS 數(shù)據(jù)接口

• 接口模式 ：支持兩種輸出模式，適配不同數(shù)據(jù)速率需求：
  • 2 路模式：雙通道數(shù)據(jù)分別從 DOUTA（通道 A）、DOUTB（通道 B）輸出，24 位 SDR 時(shí) DCLK 頻率 = 12×SMPL_CLK（ADS9229 滿速時(shí) DCLK=240MHz）。
  • 1 路模式：雙通道數(shù)據(jù)合并從 DOUTA 輸出，24 位 SDR 時(shí) DCLK 頻率 = 24×SMPL_CLK（ADS9229 滿速時(shí) DCLK=480MHz）。
• 輸出格式 ：支持二進(jìn)制與二進(jìn)制補(bǔ)碼格式（通過 0x0D [13] 配置），輸出幀寬 20/24 位可調(diào)（20 位含 16 位數(shù)據(jù) + 4 位用戶自定義位，24 位含 16 位數(shù)據(jù) + 8 位用戶自定義位），用戶自定義位通過寄存器 0x1C 配置。
• 時(shí)序特性 ：數(shù)據(jù)延遲低，2 路模式延遲 2 個(gè)時(shí)鐘周期，1 路模式延遲 1 個(gè)時(shí)鐘周期；LVDS 輸出差分電壓 200-500mVpp，共模電壓 0.88-1.32V，需在接收端接 100Ω 匹配電阻。

3. 特殊功能模塊說明

3.1 溫度傳感器

• 性能指標(biāo) ：10 位精度，測量范圍覆蓋器件工作溫度區(qū)間（-40°C 至 125°C），需通過固定寄存器序列讀取：
  1. 向 Bank1 的 0x90 寄存器寫入 0x4000，加載溫度數(shù)據(jù)至 0x91 寄存器；
  2. 讀取 Bank1 的 0x91 寄存器，獲取 10 位溫度數(shù)據(jù)；
  3. 向 Bank1 的 0x90 寄存器寫入 0x0000，完成讀取。
• 溫度計(jì)算 ：通過公式轉(zhuǎn)換為實(shí)際溫度值，溫度漂移小，可用于環(huán)境溫度監(jiān)測與精度補(bǔ)償。

3.2 測試模式

• 模式類型 ：支持三種測試圖案，用于接口調(diào)試與鏈路驗(yàn)證：
  1. 固定模式：輸出 TP0_A/TP0_B 寄存器（0x14/0x19）定義的固定值；
  2. 數(shù)字斜坡：輸出隨 RAMP_INC_A/RAMP_INC_B（0x13 [7:4]/0x18 [7:4]）配置遞增的斜坡信號，遞增步長為 N+1（N 為寄存器配置值）；
  3. 交替模式：交替輸出 TP0_A/TP1_A、TP0_B/TP1_B 寄存器（0x14/0x15、0x19/0x1A）定義的值。
• 啟用方式 ：通過 TP_EN_A/TP_EN_B（0x13 [1]/0x18 [1]，使能測試模式）、TP_MODE_A/TP_MODE_B（0x13 [3:2]/0x18 [3:2]，選擇模式類型）配置，無需外部電路即可完成接口驗(yàn)證。

三、電氣規(guī)格詳情（典型值，TA=25°C，AVDD_5V=5V，VDD_1V8=1.8V）

3.1 供電與電流特性

3.2 AC 性能指標(biāo)（fIN=5MHz，-1dBFS 輸入）

3.3 數(shù)字接口電氣特性

四、寄存器配置體系

器件包含 3 個(gè)寄存器組（Bank 0/1/2），共定義數(shù)十個(gè)配置寄存器，關(guān)鍵寄存器功能分類如下：

4.1 Bank 0：基礎(chǔ)配置寄存器

4.2 Bank 1：功能配置寄存器

五、應(yīng)用設(shè)計(jì)與布局建議

5.1 典型應(yīng)用場景

該系列 ADC 主要面向中高頻高精度數(shù)據(jù)采集，具體場景包括：

• 工業(yè)測試設(shè)備 ：功率分析儀、源測量單元（SMU）、直流電源 / 交流源 / 電子負(fù)載。
• 運(yùn)動(dòng)控制 ：伺服驅(qū)動(dòng)器位置反饋、 marine 設(shè)備（船用監(jiān)測系統(tǒng)）。
• 醫(yī)療與儀器 ：需中高頻信號采集的診斷設(shè)備（非直接人體接觸類）。

5.1.1 不同帶寬 DAQ 電路設(shè)計(jì)

5.2 電源與布局設(shè)計(jì)要點(diǎn)

5.2.1 電源去耦設(shè)計(jì)

• 供電體系 ：需雙電源供電，模擬電源（AVDD_5V）4.5-5.5V（ADS9227）、4.75-5.25V（其他型號），為 ADC 驅(qū)動(dòng)供電；數(shù)字電源（VDD_1V8）1.75-1.85V，為 LVDS 接口與數(shù)字電路供電，無上電順序要求。
• 去耦配置 ：AVDD_5V 與 VDD_1V8 引腳均需并聯(lián) 1μF+0.1μF 陶瓷電容，且靠近引腳布局，避免過孔；REFIO 引腳外接 10μF 去耦電容，REFM 直接接地，降低基準(zhǔn)噪聲。

5.2.2 PCB 布局準(zhǔn)則

• 分區(qū)布局 ：將模擬部分（AINx、REFIO、VCMOUT）與數(shù)字部分（LVDS 接口、SPI 接口）嚴(yán)格分區(qū)，模擬信號路徑避免穿越數(shù)字區(qū)域，減少 EMI 干擾。
• 差分對布線 ：模擬輸入（AINAP/AINAM、AINBP/AINBM）與 LVDS 差分對（如 DCLKP/DCLKM、DOUTAP/DOUTAM）需等長布線，長度差≤5mil，特性阻抗 100Ω，遠(yuǎn)離電源噪聲源。
• 接地處理 ：暴露熱焊盤（Thermal Pad）必須接地，GND 與 REFM 單點(diǎn)連接，采用獨(dú)立接地平面；電源平面與接地平面緊密耦合，降低電源噪聲。

六、封裝與訂購信息

6.1 封裝規(guī)格

• 封裝類型 ：40 引腳 VQFN（型號 RHA），尺寸 6mm×6mm，引腳間距 0.5mm，最大高度 1mm，暴露熱焊盤（面積約 4.5mm×4.5mm）用于散熱，熱阻參數(shù)：RθJA=25.8°C/W，RθJB=7.5°C/W。
• 焊接要求 ：MSL 等級 3（260°C 峰值回流，168 小時(shí)濕敏存儲），推薦焊盤直徑 0.4mm，鋼網(wǎng)厚度 0.125mm，熱焊盤焊接覆蓋率≥70%，確保散熱效率。