隨著硅基集成電路進入后摩爾時代，二維過渡金屬硫化物（TMDCs，如MoS?、WS?）憑借原子級厚度、優異的開關特性和無懸掛鍵界面，成為下一代晶體管溝道材料的理想選擇。然而，金屬電極與二維半導體間的接觸問題一直是制約其發展的核心障礙——接觸電阻過高（>800 Ω·μm）、費米能級釘扎（FLP）效應嚴重、納米尺度接觸穩定性不足，難以滿足先進工藝節點需求（IRDS標準要求總電阻≤220 Ω·μm）。本文通過結合TLM接觸電阻測試儀對接觸電阻的提取系統綜述面向硅產線兼容的二維半導體接觸工程技術，從性能指標、關鍵挑戰到創新解決方案，為未來產業化提供路線圖。

二維半導體接觸性能的評價維度

/Xfilm

符合硅基工藝兼容性要求的二維TMDCs接觸特性示意圖

為匹配硅基工藝要求，論文提出多維度評價體系：

• 接觸電阻（RC）：衡量2D TMDCs與金屬電極接觸性能的關鍵指標，直接影響器件性能和功耗，主導器件功耗與驅動電流，需低于117 Ω·μm，常用的RC提取方法有Y函數法、四探針法和傳輸線法（TLM，目前最常用方法）。
• 接觸尺寸微縮性：決定集成密度，需實現<12 nm接觸長度（LC）且避免電流擁擠效應；
• 接觸穩定性：需耐受后端工藝（BEOL）450℃退火及環境因素（氧化、濕氣）；
• 電/熱導率：影響信號傳輸效率與散熱；
• 工藝兼容性：支持8/12英寸晶圓級制造。

當前最優Y摻雜MoS?總電阻235 Ω·μm，但仍高于硅基250 Ω·μm的標準，而傳統Au接觸MoS?在LC縮至30nm時RC激增13倍，凸顯優化必要性。

二維半導體接觸的挑戰

/Xfilm

• 費米能級釘扎與非理想載流子注入

(a) 金屬功函數調控載流子注入示意圖；(b) FLP效應示意圖；(c) Ni/Pd與WSe?的實際能帶對齊；(d) Pt/WSe?原子分辨率圖像；(e) Pt接觸多層WSe?的轉移曲線；(f) 不同沉積壓力下的RC對比

界面缺陷（硫空位、金屬擴散）引發強烈FLP效應，使肖特基勢壘高度（SBH）偏離理論值。例如Ti/MoS?接觸中，FLP導致實際SBH固定在0.15 eV附近，與金屬功函數無關，電子注入效率降低60%。

• 超薄層摻雜困境

(a) 界面缺陷示意圖；(b) Ti/Au電極沉積引起的MoS?界面無序；(c) 不同金屬電極與MoS?的FLP效應；(d) 不同金屬與MoS?的vdW接觸電阻；(e) Ni原子取代摻雜示意圖；(f) Ni摻雜前后MoS?晶體管的傳輸曲線

硅基重摻雜技術無法移植：離子注入破壞單層TMDCs晶格，摻雜濃度難超1013 cm?2；表面吸附摻雜（如K/NO?）穩定性差，易在空氣中失效。

• 尺寸微縮與穩定性矛盾

熱穩定性：低熔點金屬接觸（Bi/In）RC可低至42 Ω·μm，但熔點<300℃，無法承受BEOL工藝；電化學穩定性：Ti/Ni電極易氧化，Cu擴散導致界面降解。

硅工藝兼容的接觸工程突破

/Xfilm

• 接觸電阻優化

低熔點金屬的vdW接觸：(a) In/MoS?vdW接觸TEM圖；(b) TLM提取RC；(c) MoS?FET轉移特性；(d) Bi接觸MoS?示意圖；(e) 半金屬-半導體態密度示意圖；(f) Bi-MoS?的TLM曲線；(g) Sb(01?12)接觸示意圖；(h) Sb-MoS?能帶結構；(i) 20nm LC器件的轉移特性

范德華接觸：通過轉移金屬電極或低溫沉積低熔點金屬（In、Bi），實現原子級銳利界面，避免FLP效應。Bi/MoS?接觸電阻RC僅123 Ω·μm，接近量子極限。

通過緩沖層優化RC：(a) 金屬/緩沖層/MX?結構示意圖；(b) h-BN緩沖層器件SEM圖；(c) h-BN厚度對SBH的調控；(d) 石墨烯接觸能帶對齊；(e) 石墨烯混合接觸器件示意圖；(f) 80nm MoS?晶體管轉移曲線；(g) 二維半金屬功函數總結；(h) 1T'-WS?接觸WSe?器件光學圖；(i) 器件轉移曲線

緩沖層工程：插入h-BN/石墨烯層抑制金屬誘導間隙態（MIGS），使SBH從158 meV降至31 meV。

摻雜工程優化接觸：(a) Cl摻雜示意圖；(b) WS?/MoS?接觸電阻；(c) NO?摻雜示意圖；(d) WSe?摻雜前后轉移曲線；(e) Y摻雜MoS?晶體管示意圖；(f) 亞50nm器件總電阻對比

相變摻雜：Y原子誘導MoS?從半導體相（2H）向金屬相（1T）轉變，形成歐姆接觸，總電阻235 Ω·μm且支持晶圓級加工。

• 尺寸微縮：邊緣接觸的突破性進展

二維TMDCs邊緣接觸：(a) 接觸電阻對器件性能的影響；(b,c) 邊緣接觸與頂部接觸電流對比；(d) 二維材料分裂示意圖；(e) 多層材料邊緣載流子分離注入；(f) 單層MoS?邊緣接觸器件；(g,h) 輸出特性與RC值

傳統頂接觸在LC<100 nm時RC呈指數增長，而邊緣接觸通過側向載流子注入規避該問題：氬等離子體刻蝕 MoS?，Ni邊緣接觸實現 20 nm LC，電流密度達1.23 mA/μm（ @1V ）；多層TMDCs邊緣接觸呈現雙極傳輸特性，為互補邏輯設計提供新思路。

• 穩定性提升：高熔點材料與封裝策略

接觸界面穩定性優化：(a) 石墨烯全轉移接觸器件；(b) 器件綜合特性；(c) 不同接觸退火性能對比；(d) Ti高溫擴散；(e) Ni接觸退火前后RC變化；(f) Ag接觸RC退火變化

合金電極：Sn/Au形成Au0.88Sn0.12（熔點521℃），將熱預算提升至400℃；全范德華封裝：石墨烯/Au電極在350℃退火后性能衰減<5%，遠優于傳統Ti/Au。接觸電阻優化已逼近硅基水平：通過摻雜工程（Y/Cl）和半金屬接觸（Sb/Bi），成功將RC降低至42–235 Ω·μm，部分超越硅基節點標準。邊緣接觸技術更突破尺寸縮放極限，LC縮至5nm仍保持優異電學性能。下一步需重點解決熱穩定性協同優化與晶圓級摻雜均一性問題，以滿足后摩爾時代集成電路需求。