該13位至26位寄存器緩沖器設計用于2.3V至2.7V VCC操作。

除LVCMOS復位（RESET）輸入外，所有輸入均為SSTL_2。所有輸出均為邊沿控制LVCMOS電路，針對未端接的DIMM負載進行了優(yōu)化。

SN74SSTVF16859使用差分時鐘（CLK和CLK）工作。數據在CLK變高和CLK變?yōu)榈碗娖降慕徊纥c處注冊。
*附件：sn74sstvf16859.pdf

該器件支持低功耗待機作。當RESET為低電平時，差分輸入接收器被禁用，未驅動（浮動）數據、時鐘和基準電壓（V 裁判 ）輸入。此外，當RESET為低電平時，所有寄存器都被復位，所有輸出都強制為低電平。LVCMOS RESET輸入必須始終保持在有效的邏輯高電平或低電平。

為確保在提供穩(wěn)定時鐘之前從寄存器獲得定義的輸出，RESET在上電期間必須保持低電平狀態(tài)。

特性

• 德州儀器 （TI） Widebus? 系列成員
• 工作電壓為 2.3 V 至 2.7 V，適用于 PC1600、PC2100 和 PC2700
• 工作電壓范圍為 2.5 V 至 2.7 V，適用于 PC3200（QFN 封裝）
• 引腳排列和功能與 JEDEC 標準SSTV16859兼容
• 在 PC2700 DIMM 應用中，比 JEDEC 標準SSTV16859快 600 ps（同時切換）
• 1 對 2 輸出，支持堆疊式 DDR DIMM
• 輸出邊沿控制電路可最大限度地降低未端接線路中的開關噪聲
• 輸出符合SSTL_2 I 類規(guī)格
• 支持SSTL_2數據輸入
• 差分時鐘（CLK和CLK）輸入
• 支持 RESET 輸入上的 LVCMOS 開關電平
• RESET輸入禁用差分輸入接收器，復位所有寄存器，并強制所有輸出為低電平
• 引腳排列優(yōu)化了 DIMM PCB 布局
• 閂鎖性能超過 100mA，符合 JESD 78，II 類標準
• ESD保護超過JESD22
  • 2000-V 人體模型 （A114-A）
  • 200V 機器型號 （A115-A）
  • 1000V 充電設備型號 （C101）

參數

?1. 核心特性?

• ?高性能緩沖?：支持2.3V-2.7V（PC1600/2100/2700）和2.5V-2.7V（PC3200）供電
• ?兼容性?：引腳和功能兼容JEDEC標準SSTV16859，性能提升600ps（PC2700應用）
• ?輸出設計?：1-to-2輸出拓撲支持堆疊DDR DIMM，邊緣控制電路降低無端接線路噪聲
• ?接口標準?：輸入符合SSTL_2規(guī)范，RESET支持LVCMOS電平
• ?可靠性?：閂鎖性能>100mA（JESD 78 Class II），ESD防護達2000V HBM

?2. 關鍵參數?

• ?電氣特性?：
  • 輸出高電平1.95V（典型值@8mA）
  • 靜態(tài)電流10μA（最大），動態(tài)功耗19μA/MHz
  • 輸入電容3.5pF（典型值）
• ?時序性能?：
  • 最高時鐘頻率500MHz
  • 傳播延遲1.1ns（QFN封裝）
  • 建立/保持時間0.65ns（快斜率）

?3. 封裝與訂購?

• ?封裝選項?：
  • 56引腳QFN（RGQ）：2mm×2mm，熱阻22°C/W
  • 64引腳TSSOP（DGG）：熱阻55°C/W
• ?型號標識?：
  • SN74SSTVF16859GR（TSSOP帶卷）
  • SN74SSTVF16859SR（QFN錫鉛鍍層）

?4. 功能控制?

• ?復位機制?：
  • RESET低電平時禁用差分接收器，強制輸出低電平
  • 上電期間需保持RESET低電平
• ?時鐘要求?：
  • 差分時鐘輸入（CLK/CLK）
  • 最小脈沖寬度1ns

?5. 應用設計要點?

• ?PCB布局?：優(yōu)化DIMM布局，中心焊盤必須接地（QFN封裝）
• ?電源設計?：需配置VREF（VDDQ/2）參考電壓
• ?信號完整性?：建議輸入信號斜率≥1V/ns，輸出壓擺率1-4V/ns