在硬件設(shè)計(jì)階段減少電磁干擾（EMI）對(duì)電能質(zhì)量在線監(jiān)測(cè)裝置的影響，需遵循 “源頭抑制、路徑阻斷、敏感防護(hù)” 三大核心邏輯，覆蓋元器件選型、電路拓?fù)洹?a target="_blank">信號(hào)隔離、濾波設(shè)計(jì)、接地布局、PCB 設(shè)計(jì)等全流程，具體原則如下：

一、元器件選型：優(yōu)先選用抗干擾性能優(yōu)異的器件

元器件是硬件抗干擾的 “第一道防線”，需從干擾敏感性、噪聲抑制能力、穩(wěn)定性等維度篩選，從源頭降低干擾引入風(fēng)險(xiǎn)：

核心采樣器件：聚焦低噪聲與高抗擾度

電壓 / 電流采樣模塊（如互感器、分流器）：選用低勵(lì)磁電流、低相位誤差的型號(hào)，避免磁場(chǎng)干擾導(dǎo)致采樣精度偏移；例如電流互感器選用 “抗直流分量型”，減少直流偏磁引發(fā)的噪聲；

模數(shù)轉(zhuǎn)換（ADC）芯片：優(yōu)先選擇高共模抑制比（CMRR）、高信噪比（SNR） 的器件（如 CMRR≥80dB、SNR≥90dB），增強(qiáng)對(duì)共模干擾（如電網(wǎng)不平衡產(chǎn)生的共模電壓）的抑制能力；

基準(zhǔn)電壓源：選用 “低溫漂、低噪聲” 的精密基準(zhǔn)源（如噪聲電壓≤10μVpp），避免基準(zhǔn)漂移引入采樣誤差。

電源器件：阻斷電網(wǎng)干擾傳導(dǎo)

電源模塊（AC/DC、DC/DC）：選用自帶EMI 濾波功能的集成模塊（如符合 EN 55022 Class B 標(biāo)準(zhǔn)的電源），內(nèi)置共模電感、X/Y 電容，濾除電網(wǎng)中的諧波、浪涌、尖峰干擾；

穩(wěn)壓器：對(duì)敏感電路（如 ADC、CPU）采用 “線性穩(wěn)壓器（LDO）” 而非開關(guān)穩(wěn)壓器，避免開關(guān)管高頻開關(guān)產(chǎn)生的輻射干擾（開關(guān)穩(wěn)壓器噪聲通常為 LDO 的 10~100 倍）。

接口與驅(qū)動(dòng)器件：隔離外部干擾耦合

通信接口（RS485、以太網(wǎng)、4G）：采用集成隔離功能的芯片（如光電隔離、磁隔離），隔離電壓≥2.5kVrms，阻斷外部設(shè)備（如變頻器、傳感器）通過信號(hào)線傳導(dǎo)的干擾；

繼電器 / 驅(qū)動(dòng)芯片：選用 “光耦隔離型”，避免強(qiáng)電回路（如接觸器控制回路）的噪聲串入弱電控制回路。

二、電路隔離：實(shí)現(xiàn) “強(qiáng) / 弱、模 / 數(shù)” 物理分區(qū)

電路間的干擾耦合（如數(shù)字電路高頻噪聲串入模擬采樣回路）是核心問題，需通過 “物理隔離 + 信號(hào)隔離” 切斷干擾路徑：

功能分區(qū)隔離：模擬電路與數(shù)字電路完全獨(dú)立

電路拓?fù)渖厦鞔_ “模擬采樣區(qū)” 與 “數(shù)字處理區(qū)” 的邊界，兩者之間僅通過隔離器件（如光耦、隔離 ADC） 傳輸信號(hào)，禁止直接布線連通；

模擬電路（如互感器二次側(cè)、采樣電阻、ADC 輸入）單獨(dú)供電（用獨(dú)立 LDO），數(shù)字電路（CPU、內(nèi)存、通信模塊）單獨(dú)供電，避免電源回路共享導(dǎo)致的噪聲串?dāng)_。

強(qiáng)電與弱電隔離：阻斷高壓干擾

電壓采樣回路需通過 “電壓互感器（PT）” 或 “分壓電阻 + 隔離放大器” 與電網(wǎng)強(qiáng)電隔離，隔離電壓≥3kVrms（對(duì)應(yīng) 10kV 電網(wǎng)）；

電流采樣回路通過 “電流互感器（CT）” 或 “霍爾電流傳感器” 隔離，避免強(qiáng)電短路時(shí)的高壓沖擊損壞弱電芯片。

地回路隔離：避免地環(huán)流干擾

模擬地（AGND）與數(shù)字地（DGND）分開設(shè)計(jì)，僅在單點(diǎn)匯合接地（如電源負(fù)極或?qū)Ｓ媒拥?a target="_blank">端子），禁止多點(diǎn)接地形成 “地環(huán)流”（地環(huán)流會(huì)產(chǎn)生 mV 級(jí)干擾電壓，直接影響 ADC 采樣精度）；

隔離電路兩側(cè)的地（如隔離 ADC 的 “模擬地” 與 “數(shù)字地”）完全獨(dú)立，不共地，阻斷地電位差引入的干擾。

三、濾波設(shè)計(jì)：針對(duì)性濾除不同類型干擾

通過 “電源濾波、信號(hào)濾波、去耦濾波” 構(gòu)建多層濾波體系，削弱已耦合的干擾信號(hào)：

電源端濾波：抑制電網(wǎng)傳導(dǎo)干擾

交流電源輸入端（220V/380V）串聯(lián)EMI 濾波器（共模電感 + X 電容 + Y 電容組合），濾除 10kHz~30MHz 的高頻干擾（共模電感抑制共模干擾，X/Y 電容抑制差模干擾）；

直流電源端（如 5V、3.3V）串聯(lián) “磁珠 + 電容” 濾波電路：磁珠抑制高頻噪聲（100MHz 以上），電容選用 “高頻陶瓷電容（0.1μF）+ 低頻電解電容（10μF）”，覆蓋寬頻率范圍的噪聲。

信號(hào)端濾波：保護(hù)采樣與通信信號(hào)

模擬采樣信號(hào)（如 PT/CT 輸出信號(hào)）：在 ADC 輸入端串聯(lián) “RC 低通濾波器”，截止頻率根據(jù)采樣頻率設(shè)定（如采樣頻率為 5kHz 時(shí)，截止頻率設(shè)為 1kHz），濾除高頻干擾；

數(shù)字通信信號(hào)（如 RS485、以太網(wǎng)）：在接口芯片輸入端并聯(lián) “TVS 瞬態(tài)抑制二極管”，吸收雷擊、開關(guān)操作產(chǎn)生的尖峰干擾（TVS 響應(yīng)時(shí)間≤1ns），避免接口芯片損壞。

去耦濾波：抑制芯片自身噪聲

每個(gè)集成電路（IC）的電源引腳旁就近放置 “去耦電容”（0.1μF 陶瓷電容），距離引腳≤5mm，形成 “局部供電小回路”，濾除芯片開關(guān)動(dòng)作產(chǎn)生的瞬時(shí)噪聲；

大功率器件（如繼電器、LED 驅(qū)動(dòng)）的電源端單獨(dú)并聯(lián) “100μF 電解電容”，避免其工作時(shí)的電流波動(dòng)影響其他敏感芯片。

四、PCB 設(shè)計(jì)：優(yōu)化布局與布線，減少干擾耦合

PCB 是干擾傳播的 “物理載體”，不合理的布局布線會(huì)放大干擾，需遵循 “分區(qū)、短距、隔離、低阻” 原則：

布局原則：按信號(hào)流向分區(qū)，遠(yuǎn)離干擾源

按 “信號(hào)采集→信號(hào)調(diào)理→ADC 轉(zhuǎn)換→數(shù)字處理→通信輸出” 的流向布局，避免信號(hào)交叉或回流；

敏感電路（如 ADC、基準(zhǔn)源）遠(yuǎn)離高頻干擾源（如晶振、CPU、通信模塊），距離≥5mm，若無(wú)法滿足，需在兩者間設(shè)置 “接地隔離帶”（寬≥2mm 的接地銅皮）；

大功率器件（如電源模塊、繼電器）單獨(dú)布局在 PCB 邊緣，避免其散熱或噪聲影響核心采樣電路。

布線原則：短、直、粗，避免 “天線效應(yīng)”

模擬采樣線：盡量短（長(zhǎng)度≤50mm）、直，線寬≥0.3mm，避免彎曲或分支，減少 “天線效應(yīng)”（長(zhǎng)線纜易接收輻射干擾）；

差分信號(hào)線（如 RS485、以太網(wǎng)）：采用 “等長(zhǎng)、平行、緊密耦合” 布線（線間距≤線寬的 2 倍），利用差分信號(hào)的 “共模抑制” 特性抵消干擾；

地線：模擬地、數(shù)字地采用 “寬銅皮” 布線（線寬≥1mm），降低接地阻抗，避免地線電阻產(chǎn)生的干擾電壓；高頻電路的地線優(yōu)先用 “網(wǎng)格地”，增強(qiáng)噪聲泄放能力。

銅皮與開孔：增強(qiáng)屏蔽與散熱

敏感電路（如 ADC 周圍）鋪設(shè) “接地銅皮” 并多點(diǎn)接地，形成 “屏蔽腔”，削弱輻射干擾；

PCB 避免大面積空置銅皮（易形成寄生電容），空置區(qū)域可連接到對(duì)應(yīng)地（模擬地或數(shù)字地）；

電源模塊、大功率器件下方預(yù)留散熱開孔，避免溫度過高導(dǎo)致元器件噪聲增大（如 ADC 溫度每升高 10℃，噪聲可能增加 10%）。

五、結(jié)構(gòu)與屏蔽：阻斷外部輻射干擾

硬件設(shè)計(jì)需結(jié)合機(jī)械結(jié)構(gòu)，通過屏蔽罩、外殼設(shè)計(jì)進(jìn)一步隔離外部輻射干擾：

敏感電路屏蔽：局部金屬屏蔽罩

對(duì) ADC、基準(zhǔn)源、信號(hào)調(diào)理電路等核心敏感區(qū)域，加裝 “金屬屏蔽罩”（材質(zhì)為黃銅或鍍錫鋼板），屏蔽罩底部與 PCB 的接地銅皮可靠焊接（確保接地阻抗≤0.1Ω），阻斷外部電場(chǎng)、磁場(chǎng)干擾；

屏蔽罩與周圍元器件的距離≥3mm，避免接觸短路或電容耦合。

裝置外殼屏蔽：整體接地屏蔽

裝置外殼選用 “金屬材質(zhì)”（如鋁合金），避免塑料外殼（無(wú)屏蔽能力）；外殼內(nèi)壁可噴涂 “導(dǎo)電漆”（導(dǎo)電率≥1S/m），增強(qiáng)高頻干擾屏蔽效果；

外殼與內(nèi)部 PCB 的接地銅皮通過 “彈簧片” 或 “導(dǎo)電泡棉” 可靠連接，確保外殼接地阻抗≤1Ω，形成 “法拉第籠”，削弱外部輻射干擾。

綜上，硬件設(shè)計(jì)的抗干擾原則需貫穿 “器件 - 電路 - PCB - 結(jié)構(gòu)” 全環(huán)節(jié)，核心是減少干擾源、切斷傳播路徑、增強(qiáng)敏感電路的抗擾能力，從源頭降低電磁干擾對(duì)監(jiān)測(cè)裝置采樣精度和運(yùn)行穩(wěn)定性的影響。

審核編輯 黃宇