文章來源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文介紹了SOI的器件類型、工作原理和制備技術(shù)。

絕緣體上硅（SOI）技術(shù)作為硅基集成電路領(lǐng)域的重要分支，其核心特征在于通過埋氧層（BOX）實現(xiàn)有源層與襯底的電學(xué)隔離，從而賦予場效應(yīng)晶體管獨特的電學(xué)特性。

本文分述如下

SOI器件類型和工作原理

SOI器件與電路特性優(yōu)勢

SOI襯底材制備技術(shù)

SOI器件類型和工作原理

從器件維度分析，SOI技術(shù)可劃分為部分耗盡（PD-SOI）與全耗盡（FD-SOI）兩大類別，二者在結(jié)構(gòu)設(shè)計與工作機(jī)理上呈現(xiàn)顯著差異。

PD-SOI器件的有源層厚度較大，通常超過兩倍最大耗盡層寬度（Tsi> 2Xdmax），其電勢分布特性與體硅器件高度近似，背柵調(diào)制效應(yīng)較弱，閾值電壓的物理模型可沿用傳統(tǒng)體硅器件的表達(dá)式，主要依賴頂柵電壓對前溝道的控制。相比之下，F(xiàn)D-SOI器件的有源層厚度極薄（Tsi< 2Xdmax），在正向偏置下可實現(xiàn)全耗盡狀態(tài)，形成前后雙柵協(xié)同調(diào)控的獨特機(jī)制，此時電勢分布呈現(xiàn)前溝道與背溝道的強(qiáng)耦合效應(yīng)，閾值定義需區(qū)分耗盡型與積累型兩種工作模式。

當(dāng)前SOI技術(shù)發(fā)展呈現(xiàn)兩大趨勢：其一，材料端突破持續(xù)深化，超薄硅膜（<10nm）與高k埋氧層的組合方案成為研究熱點，法國CEA-Leti近期報道的12nm FD-SOI技術(shù)已實現(xiàn)0.7V低壓下1.8GHz/mW的能效表現(xiàn)；其二，應(yīng)用場景加速拓展，F(xiàn)D-SOI在射頻前端、低功耗物聯(lián)網(wǎng)及汽車電子領(lǐng)域展現(xiàn)顯著優(yōu)勢。

SOI器件與電路特性優(yōu)勢

絕緣體上硅（SOI）技術(shù)憑借其獨特的器件結(jié)構(gòu)與工作模式，在電學(xué)性能、集成可靠性及環(huán)境適應(yīng)性方面展現(xiàn)出顯著優(yōu)勢。

從核心電學(xué)特性來看，SOI晶體管的埋氧層（BOX）將有源區(qū)與襯底完全隔離，這一結(jié)構(gòu)帶來雙重效益：其一，源漏結(jié)深與結(jié)面積得到有效控制，顯著降低短溝道效應(yīng)及源漏寄生電容，從而提升電路工作頻率與動態(tài)響應(yīng)速度；其二，背柵電極的引入使閾值電壓（VTH）具備動態(tài)調(diào)控能力，為低功耗電路設(shè)計提供了更高的靈活度，該特性在移動計算與物聯(lián)網(wǎng)領(lǐng)域已得到廣泛應(yīng)用，例如AMD基于SOI工藝的CPU便通過背柵偏置技術(shù)實現(xiàn)了功耗與性能的優(yōu)化平衡。

聚焦全耗盡型（FD-SOI）器件，其超薄有源層（Tsi< 2Xdmax）使溝道工作于全耗盡狀態(tài)，靜電勢完整因子（EI）較體硅器件提升30%以上，有效抑制了閾值電壓滾降（Roll-off）與漏致勢壘降低（DIBL）效應(yīng)，在亞10nm工藝節(jié)點下仍能維持優(yōu)異的短溝道控制能力。

相比之下，部分耗盡型（PD-SOI）器件因有源層厚度較大，雖接近體硅器件的電學(xué)特性，但易引發(fā)浮體效應(yīng)——多子在溝道區(qū)域的積累導(dǎo)致輸出特性出現(xiàn)Kink現(xiàn)象，需通過體接觸或摻雜優(yōu)化進(jìn)行抑制，該特性限制了其在高精度模擬電路中的應(yīng)用。

在CMOS集成層面，SOI技術(shù)的埋氧層阻斷了寄生PNPN晶體管的形成路徑，從根本上消除了體硅電路中常見的閂鎖效應(yīng)，顯著提升了電路可靠性。

GlobalFoundries的22FDX工藝平臺通過背柵偏置技術(shù)，實現(xiàn)了動態(tài)功耗調(diào)整功能，在2.5GHz工作頻率下功耗較傳統(tǒng)方案降低30%，該技術(shù)已成功應(yīng)用于汽車電子與5G通信領(lǐng)域。

此外，SOI在抗輻射加固方面的優(yōu)勢尤為突出，埋氧層有效阻隔了高能粒子在襯底中產(chǎn)生的損傷電荷對表面溝道的影響，實驗數(shù)據(jù)顯示，SOI器件的單粒子翻轉(zhuǎn)（SEU）敏感度較體硅器件降低兩個數(shù)量級，該特性使其成為宇航級集成電路的首選方案，NASA最新一代星載處理器便采用SOI工藝實現(xiàn)了輻射環(huán)境下的高可靠性運行。

SOI襯底材制備技術(shù)

絕緣體上硅（SOI）襯底材料的制備技術(shù)因其獨特的層狀結(jié)構(gòu)需求，需采用特殊工藝實現(xiàn)有源層與埋氧層（BOX）的精準(zhǔn)構(gòu)建，其技術(shù)復(fù)雜度與成本顯著高于傳統(tǒng)體硅晶圓。當(dāng)前主流制備方案聚焦于注入埋氧（SIMOX）與智能鍵合轉(zhuǎn)移（Smart-cut）兩大技術(shù)路徑，二者在工藝原理、材料特性及量產(chǎn)適用性上呈現(xiàn)差異化特征。

SIMOX技術(shù)由日本東芝公司于20世紀(jì)80年代率先開發(fā)，是首個實現(xiàn)規(guī)模化量產(chǎn)的SOI襯底制備方案。其核心工藝流程如下圖（a），在普通硅襯底中高劑量注入氧離子（劑量需達(dá)5×101? cm?2以上），隨后通過高溫退火促使注入氧原子與硅基體反應(yīng)，形成連續(xù)的埋氧層。然而，該技術(shù)存在固有局限——氧離子注入的濃度分布呈高斯曲線特性，導(dǎo)致表面硅層與埋氧層之間形成較寬的過渡區(qū)（通常超過50nm），難以滿足超薄全耗盡型（FD-SOI）器件對陡峭界面及精準(zhǔn)厚度控制的需求。此外，高劑量氧注入易引發(fā)晶格損傷，雖可通過退火修復(fù)部分缺陷，但仍可能對材料電學(xué)性能產(chǎn)生微妙影響，限制了其在先進(jìn)制程節(jié)點下的應(yīng)用拓展。

相較之下，法國Soitec公司開發(fā)的Smart-cut技術(shù)通過氫離子注入與鍵合剝離機(jī)制，實現(xiàn)了SOI襯底的高質(zhì)量制備。其工藝流程如上圖（b）：首先在供體硅片A表面生長氧化層作為隔離層，隨后通過低劑量氫離子注入（劑量通常為5×101?～1×101? cm?2）在硅基體內(nèi)形成斷裂層；將硅片A倒置與受體硅片B鍵合后，經(jīng)熱處理使氫注入層產(chǎn)生微裂紋，實現(xiàn)硅膜的精準(zhǔn)剝離；最終通過化學(xué)機(jī)械拋光（CMP）對剝離后的硅膜進(jìn)行平坦化處理，獲得表面質(zhì)量優(yōu)異的SOI襯底。該技術(shù)的核心優(yōu)勢在于：氫注入劑量顯著低于SIMOX的氧注入，大幅減少了晶格損傷；斷裂層控制精準(zhǔn)，表面硅層與埋氧層界面陡峭度可達(dá)納米級（<10nm過渡區(qū)），特別適用于超薄FD-SOI晶圓的制備；此外，供體硅片A在剝離后可重復(fù)利用，顯著降低了材料成本。目前，Smart-cut技術(shù)已成為全球SOI襯底量產(chǎn)的主流方案，支撐了從28nm到12nm節(jié)點的FD-SOI工藝開發(fā)。

?