概述
DeepCover 嵌入式安全方案采用多重先進(jìn)的物理安全機(jī)制保護(hù)敏感數(shù)據(jù)，提供最高等級的密鑰存儲安全保護(hù)。DeepCover安全認(rèn)證器(DS24L65)是一款SHA-256協(xié)處理器，內(nèi)置1-Wire ^?^ 主控制器，提供主機(jī)系統(tǒng)與1-Wire SHA-256從器件通信及操作所要求的SHA-256和存儲器功能。此外，器件執(zhí)行I2C主控制器與所連接的任何1-Wire SHA-256從器件之間的協(xié)議轉(zhuǎn)換。對于1-Wire線驅(qū)動器，芯片內(nèi)部用戶可調(diào)定時(shí)器將系統(tǒng)主處理器從繁瑣的1-Wire波形時(shí)序控制中解放出來，支持標(biāo)準(zhǔn)和高速1-Wire通信。1-Wire總線可通過軟件控制關(guān)斷。強(qiáng)上拉功能通過1-Wire總線為EEPROM等1-Wire器件供電。不使用DS24L65時(shí)，可將其置于休眠模式，降低功耗。
數(shù)據(jù)表：*附件：DS24L65 DeepCover安全認(rèn)證器，具有SHA-256協(xié)處理器和1-Wire主機(jī)功能技術(shù)手冊.pdf

應(yīng)用

• 消費(fèi)品認(rèn)證
• 安全控制

特性

• SHA-256引擎，支持基于對稱加密的雙向安全認(rèn)證模式
• 兩頁32字節(jié)用戶EEPROM，帶有多種可編程保護(hù)選項(xiàng)
• 1-Wire主控端口，帶有可選的有源或無源1-Wire上拉
• 內(nèi)部低阻信號通路提供1-Wire強(qiáng)上拉
• 1-Wire端口可通過軟件控制關(guān)斷
• I2C工作(上拉)電壓：1.8V±5%
• IO與GND之間提供±8kV ESD保護(hù)(JESD22-A114 HBM，典型值)
• 工作范圍：1.8V±5%，-40°C至+85°C
• 6引腳TSOC封裝

典型應(yīng)用電路

電特性

引腳配置描述

一線主設(shè)備配置寄存器（67h）

DS24L65支持四項(xiàng)一線特性，可通過一線主設(shè)備配置寄存器（表3）啟用或選擇。這些特性包括：有源上拉（APU）、一線供電（PDN）、強(qiáng)上拉（SPU）、一線速度（1WS）。APU和1WS可在任何通信周期內(nèi)單獨(dú)選擇。而PDN和1WS在閑置時(shí)會恢復(fù)到非活動狀態(tài)（如設(shè)置強(qiáng)上拉時(shí)）。

設(shè)備復(fù)位后（上電周期、SLPZ低電平脈沖，或通過一線主設(shè)備復(fù)位命令觸發(fā)），一線主設(shè)備配置寄存器讀取值為00h。向該寄存器寫入數(shù)據(jù)時(shí)，僅當(dāng)高四位（位7至位4 ）與低四位（位3至位0 ）互補(bǔ)時(shí)，新數(shù)據(jù)才會被接受。讀取時(shí)，高四位始終為0。

位3：一線速度（1WS） ：1WS位決定DS24L65發(fā)起的任何一線通信的時(shí)序。大多數(shù)一線從設(shè)備支持標(biāo)準(zhǔn)速度（1WS = 0 ）。許多一線設(shè)備也能以更高的數(shù)據(jù)速率（稱為超速）進(jìn)行通信。部分一線設(shè)備，包括DeepCover SHA - 256系列從設(shè)備，僅支持超速，對于這些設(shè)備，1WS應(yīng)始終設(shè)為高電平。要從標(biāo)準(zhǔn)速度切換到超速，一線設(shè)備需接收超速跳過ROM或超速匹配ROM命令，如一線設(shè)備數(shù)據(jù)表所述。在接收到速度變更命令代碼后，DS24L65必須參與此速度變更以保持同步。這可通過在一線設(shè)備改變速度后，立即向一線主設(shè)備配置寄存器寫入1WS位為1來實(shí)現(xiàn)。隨后跟一個一線字節(jié)命令。向一線主設(shè)備配置寄存器寫入1WS位為0 ，并跟隨一線復(fù)位命令，可將DS24L65及總線上的任何一線設(shè)備的活動一線線路恢復(fù)到標(biāo)準(zhǔn)速度。

位2：強(qiáng)上拉（SPU） ：SPU位用于在一線寫字節(jié)、一線讀字節(jié)或一線單比特命令之前激活強(qiáng)上拉功能。強(qiáng)上拉常用于一線EEPROM設(shè)備，在將暫存區(qū)數(shù)據(jù)復(fù)制到主存儲器或執(zhí)行SHA計(jì)算時(shí)。相應(yīng)設(shè)備的數(shù)據(jù)手冊會明確說明強(qiáng)上拉應(yīng)在哪個通信協(xié)議步驟后應(yīng)用。SPU位必須在向一線設(shè)備發(fā)送內(nèi)部上拉以提供所需一線電壓之前立即設(shè)置。強(qiáng)上拉使用與有源上拉相同的內(nèi)部上拉晶體管。參考電氣特性中的(R_{APU})參數(shù)來確定在給定負(fù)載電流和電源電壓下，電壓降是否足以維持活動一線電壓。

如果SPU為1 ，DS24L65會將活動上拉時(shí)隙的上升沿視為強(qiáng)上拉，即內(nèi)部上拉晶體管保持導(dǎo)通，如圖3所示，直到出現(xiàn)以下四種情況之一：DS24L65接收到發(fā)起一線通信的命令（典型情況）；SPU位在一線主設(shè)備配置寄存器中被寫為1 ；PDN位在一線主設(shè)備配置寄存器中被寫為0 ；或DS24L65接收到一線主設(shè)備復(fù)位命令。當(dāng)強(qiáng)上拉結(jié)束時(shí)，SPU位會自動復(fù)位為0。使用強(qiáng)上拉功能不會改變一線主設(shè)備配置寄存器中APU位的狀態(tài)。