一、板卡概述
板卡使用Xilinx最新的第三代RFSOC系列，單顆芯片包含8路ADC和DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F實時處理核，以及大容量FPGA。
對主機接口采用PCIe Gen4x8，配合PCIe DMA傳輸，支持高速數(shù)據(jù)采集和傳輸。

二、產(chǎn)品特性：

● 基于Zynq RFSoC系列FPGA，支持8路最高5G ADC和8路最高9G的DAC；
● 支持外部時鐘輸入1路， 外觸發(fā)，外同步各1路；
● PL 1組64 bit 2400M DDR4，支持PL部分高速存儲和處理。 單組4GB字節(jié)容量，PL部分8GB字節(jié)容量。
● 支持16個GPIO
PS部分內(nèi)容：
● PS部分1組64bit位寬DDR4，單組4GB字節(jié)
● 可配置的Dual QSPI 加載
● 支持MicroSD卡加載
● 1000Base-T以太網(wǎng)（RJ45）端口（CPU端）
● USB接口支持，調(diào)試RS232 1路，
● 標準PCIe全高半長板型（167 x 111 mm ），適配常見主機、服務器
● PCIe Gen4 x8，高速數(shù)據(jù)通訊，附帶DMA傳輸例程

軟件開發(fā)內(nèi)容：

PL部分，主要分為：
1，PCIe XDMA部分，PCIe分為寄存器通道和數(shù)據(jù)DMA通道，寄存器用于板卡控制和狀態(tài)監(jiān)控，。實現(xiàn)參考累加數(shù)的PCIe上傳，實現(xiàn)8GB/秒傳輸。
2，DDR4讀寫參考程序。
3，RF硬件控制，用于控制板卡上PLL，ADC和DAC控制。
4，AD數(shù)據(jù)接口模塊，實現(xiàn)AD數(shù)據(jù)采集入PL；
5，DA數(shù)據(jù)接口模塊，實現(xiàn)DDS數(shù)據(jù)或者AD采集數(shù)據(jù)環(huán)回DA播出。
6，PL端 40路 IO的輸入輸出測試。
PS部分軟件
ARM的DDR讀寫， SD卡，EMMC讀寫，F(xiàn)lash讀寫，網(wǎng)絡和RS232讀寫。
Linux移植，甲方來完成。
時鐘設計：
板卡時鐘靈活，支持多種應用配置，模擬部分的時鐘，采用LMK04828，雙PLL鎖相環(huán)。
如果采用板內(nèi)時鐘，用TCXO和VCXO雙鎖相環(huán)，提供穩(wěn)定可靠的模擬時鐘。同時也輸出一路給FPGA進行數(shù)字處理。
該方案也支持使用外部獨立輸入時鐘，通過LMK04828扇出后輸出給ADC和DAC。

數(shù)字部分，使用高集成度的SI5341B，單路芯片輸出PS和PL所需的各路時鐘。

審核編輯 黃宇