2025年“第九屆全國大學生集成電路創新創業大賽”(簡稱：集創賽)已戰鼓奏響!作為中國高等教育學會全國高校競賽榜單唯一入榜集成電路專業賽事，集創賽以服務產業發展需求為導向，以提升集成電路產業人才培養質量為目標，打造產學研用協同創新平臺，將行業發展需求融入教學過程，提升在校大學生創新實踐能力、工程素質以及團隊協作精神，助力我國集成電路產業健康快速發展。

作為集創賽最熱門賽道之一，“紫光同創杯”正帶著全新的賽題，整裝待發，再啟新程!歡迎各高校師生加入我們，積極報名參加“紫光同創杯”賽道!相信，在這里，您將收獲豐碩的成果，遇見更多的精彩!

2025集創賽日程

請登陸2025集創賽官網報名：http://univ.ciciec.com/

2025紫光同創杯賽題

一、杯賽賽題：基于紫光同創FPGA的創新應用系統

二、參賽組別：A組、B組

三、賽題背景

FPGA廣泛應用在通信、工業控制、音視頻等多個領域，基于FPGA能實現多種功能，如：通信協議的編解碼、實時的采集與控制、音視頻數字信號處理等，本賽題要求基于紫光同創FPGA實現以下三個方向中的一個，體現FPGA并行處理的優勢，具體方向及相關說明見后文。

賽題方向一：基于紫光同創FPGA的機器人

1.技術背景：

機器人技術在工業制造、醫療、教育等領域發揮著重要作用，其關鍵技術包括實時運動控制、環境感知和智能交互。FPGA憑借高性能、低延遲的特點，可以顯著提升機器人系統的實時性和效率，如：在工業產線上實現多個機器人的低延遲高精度協同控制;手術機器人中實現高精度低延遲的柔性操作;內窺鏡中圖像效果的實時增強及傳輸;無人機中的圖像傳輸等。本賽題鼓勵參賽者利用紫光同創FPGA為核心設計和實現一個機器人控制或感知系統。

2.賽題要求：

參賽者可根據興趣選擇實體機器人作為設計對象，要求充分體現FPGA處理的優勢，或軟硬件協同的能力，鼓勵創新性和差異化設計，如：機器人、機器狗、機器小車、無人機、分揀機器、物流倉儲機器人、柔性機器人、高精度低延遲工業機械臂等各類呈現形態。

涵蓋機器人運動控制、環境感知等關鍵技術，同時考察FPGA的高性能并行計算能力。

任務設計貼近實際應用場景，結果可廣泛應用于工業自動化等領域。

3.基礎任務

(1)機器人運動控制

實現一個基于FPGA的運動控制系統，可以控制機器人的簡單動作(如移動、轉向、抓取等)。

設計PWM信號生成模塊，用于控制伺服電機或步進電機，實現精準的速度和位置控制。

(2)傳感器數據處理

使用FPGA采集和處理一個或多個傳感器的數據(如紅外、超聲波或IMU)，實現環境感知功能。

(3)人機交互接口

實現基本的人機交互功能，例如通過按鍵、觸摸屏或上位機控制機器人動作，并實時展示機器人狀態信息。

4.進階任務

(1)低延遲高精度反饋

能實現對環境的感知并作出反饋，如：如運動型機器人在高速運動時碰到障礙物能快速實現規避，并改變運動路線或調整運動姿態;柔性抓取機器人能快速感知被抓取物反饋

的力度并進行實時調整等，要求提供可量化的參數及闡述實現的原理：如感知的時間和反饋的時間及原理。

(2)感知與目標識別

通過FPGA處理攝像頭采集的數據或激光雷達采集的數據，實現目標物理特性的檢測或物體分類功能(如顏色識別、形狀識別、路徑規劃、紅外檢測等)。

優化系統感知模塊，使其在FPGA上運行具有更低的時延。

(3)多機器人協作

設計一個通信協議，使多個機器人能夠通過有線或無線方式協作完成任務，例如共同移動一個物體或共享環境信息。

考慮通信的實時性和可靠性，設計沖突檢測和協調機制。

提供機器人運行狀態或和環境感知結果的直觀可視化工具。

5.評分標準

賽題方向二：基于紫光同創FPGA的遠程實驗室

1.賽題要求：

充分發揮創意，設計一套以紫光同創FPGA為核心的遠程實驗教學系統，要求該系統能完成數字電路的遠程教學及實驗。可采用軟硬件協同的方式，該系統能完成基礎的數字電路教學，如流水燈、密碼鎖、VGA/HDMI圖像顯示、圖像處理、交通燈等，該實驗系統能將實驗數據進行上傳，能進行遠程登錄及管理等。

2.基礎任務：

教學基礎項目的開發：完成不低于5個數字電路基礎實驗，如：流水燈、按鍵、視頻顯示等;

FPGA的遠程下載及代碼固化：模擬JTAG，完成FPGA板卡的遠程下載和固化;

3.進階任務：

(1)教學高階項目的開發

完成除5個基礎實驗以外的更多高階實驗內容，并提供完善的代碼與文檔;

進行遠程調試，實時抓取波形。

(2)遠程實驗測試測量

設計示波器功能，能對遠程實驗系統控制的信號進行實時采集與分析。

(3)數字孿生

遠程虛擬產生測試激勵條件，并能和系統實際硬件一一對應，如遠程操作按鍵、撥碼開關等，并能將產生得到的實驗現象進行回傳;

完成遠程信號發生器功能，能遠程控制信號發生器產生信號并將該信號作為激勵輸入到實驗系統;

通過遠程攝像頭(如ip camera等)實時觀察實驗系統運行狀態，并能精準自動對焦觀察實驗現象。

系統框圖如下：

注：

(1)PC可通過遠程攝像頭觀察FPGA實驗系統各模塊的運行狀態，遠程攝像頭可以通過MCU連接，也可以通過PC直連;

(2)FPGA的遠程升級可采用內嵌MCU實現或外掛MCU實現、亦可使用FPGA實現;

(3)賽方提供JTAG升級的文檔說明及參考的C語言代碼。

4.評分標準：

賽題方向三：基于紫光同創FPGA的 IP Core開發

1.賽題要求：

要求采用紫光同創logos2系列的開發板，并使用Serdes接口(PCIE或者光纖接口的一種或者多種)，實現基于Serdes的IP Core協議，要求該IP有相應的產品形態及實際工程價值，諸如：JESD204B、CPRI、PCIE QDMA等，發揮創意、充分體現FPGA并行處理優勢和紫光同創Serdes性能，優先推薦具有工程實踐意義或具有創意的作品。

2.評分標準：

四、作品提交要求

方向一、方向二提交資料：

作品原理文檔、PPT說明;

作品演示視頻;

配套源碼及說明;

方向三提交資料：

提交IP Core核心代碼的原理文檔;

邏輯資源使用報告及橫向對比文檔;

提供兼容性測試報告;

作品功能及兼容性演示視頻;

配套IP Core的使用方法說明;

五、推薦學習資料

本書詳細闡述了FPGA開發的各個方面，從基礎原理到實際應用，從設計流程到開發工具的使用，力求為讀者提供一套完整的學習和參考體系。通過閱讀本書，讀者不僅可以掌握紫光同創FPGA的核心技術，還能深入理解紫光同創FPGA在不同應用中的最佳實踐，提升自身的開發能力和技術水平。

六、推薦板卡

1.盤古676系列開發板

盤古676系列開發板(MES2L676, 國產FPGA權威指南教材的配套板卡)，共有2款板卡：支持100k和200k兩種邏輯規模，主控分別為：Logos-2 ：PG2L100H-6IFBG676和PG2L200H-

6IFBB676，底板兼容設計。板卡采用了核心板+擴展底板的結構，核心板與擴展底板之間使用高速板間連接器進行連接。主控和DDR3之間的數據傳輸時鐘頻率最高為533 MHz，2顆DDR3的數據位寬為32 bit，總的數據帶寬最高到34112 Mbps(1066×32=34112)。

另外，MES2L676板卡帶有8路HSSTLP高速串行收發器，每路的數據傳輸速率高達6.6 Gbps。MES2L676開發板預留了2路光纖接口、1路SMA高速收發接口、1路PCIe Gen2 ×4數據通信接口、1路HDMI收發接口、1路10/100/1000 Mbps的以太網接口，以及1組FMC LPC擴展接口(符合FMC接口規范，可用于外接FMC模塊)。

2.盤古50開發板(MES50HP)

盤古50開發板(MES50HP)采用了核心板+擴展板的結構，核心板與擴展板之間使用高速板對板連接器進行連接。核心板主要由FPGA+2顆DDR3+Flash+電源及復位構成，承擔了FPGA的最小系統運行及高速數據處理和存儲的功能。

FPGA選用的是紫光同創40nm工藝FPGA(logos系列：PGL50H-6IFBG484);PGL50H 和 DDR3之間的數據交互時鐘頻率最高到400MHz，2顆DDR3的數據位寬為32bit，總數據帶寬最高到25600 (800×32)Mbps，充分滿足了高速多路數據存儲的需求;另外PGL50HFPGA 帶有4路HSST高速收發器，每路速度高達6.375Gb/s，非常適合用于光纖通信和PCIe 數據通信;電源采用多顆EZ8303(艾諾)來產生不同的電源電壓。

底板為核心板擴展了豐富的外圍接口, 預留HDMI收發接口用于圖像驗證及處理;預留的光纖接口、10/100/1000M以太網接口，PCIE接口，方便各類高速通信系統驗證;預留了一個40pin的IO擴展連接器，方便用戶在開發平臺基礎 上驗證模塊電路功能。

七、競賽支持

紫光同創將提供一定數量的盤古676和盤古50開發板借用支持，參賽隊伍可按需申請，每組隊伍只能申請一套開發板。參賽隊伍也可自主準備基于紫光同創FPGA芯片的開發板參賽。除此之外，紫光同創還聯合小眼睛科技為杯賽隊伍提供全程專業技術支持。歡迎各位同學加入紫光同創杯賽釘釘群(群號：96010014132)，與我們具體一起學習，共同進步!