一、氮化硅薄膜制備方法及用途

氮化硅（Si3N4）薄膜是一種應用廣泛的介質材料。作為非晶態絕緣體，氮化硅薄膜的介電特性優于二氧化硅，具有對可移動離子較強的阻擋能力、結構致密、針孔密度小、化學穩定性好、介電常數高等優點，在集成電路制造領域被廣泛用作表面鈍化層、絕緣層、擴散阻擋層、刻蝕掩蔽膜等。

LPCVD和PECVD制備氮化硅薄膜特性對比（下表）

低壓化學氣相沉積（LPCVD）氮化硅工藝需要高溫，通常在700~800°C，而等離子體增強化學氣相沉積（PECVD）氮化硅可以在低于 400°C 的溫度下沉積。相較于PECVD氮化硅薄膜，LPCVD氮化硅具備更加致密的薄膜特性，更耐腐蝕，薄膜硬度更好，掩膜性更好，更加廣泛的應用于堿性溶液刻蝕硅材料的掩膜層。不過這兩個過程通常存在工藝溫度和薄膜質量之間的利弊權衡，LPCVD 工藝沉積高質量的氮化硅薄膜，而PECVD工藝沉積包含不同濃度硅氫鍵的氮化硅薄膜。

氮化硅薄膜是無定形的硬質材料，在半導體器件制造中有兩個主要用途：掩蔽膜和鈍化層。掩蔽膜通常使用 LPCVD 沉積，因為這會產生最不透水的薄膜。氮化硅掩蔽特別適用于熱氧化過程，因為氧氣很難經由氮化硅擴散。

氮化硅作為鈍化層也具有許多理想的品質。PECVD 方法允許其在與底層器件結構兼容的工作溫度下沉積。該薄膜幾乎不受水分和鈉離子等關鍵環境污染物的影響。最后，通過調整 PECVD 工藝條件，還可以調整薄膜中的固有應力，以消除薄膜分層或開裂的任何風險。

二、低應力 PECVD氮化硅薄膜制備

對于很多常用材料，如氮化硅、多晶硅等，本征應力是不可避免的。不過在半導體工藝中往往需要較低的薄膜應力，以保證較小的器件形變。通常的方法是采用多層薄膜結構，并通過選擇材料、控制厚度和應力方向（一層由于壓應力而產生了形變的薄膜，理論上增加一層張應力的材料，可以使總的變形降低為零）來進行補償以消除應力帶來的結構變形。

在PECVD制備氮化硅薄膜工藝中，薄膜應力主要來源于兩個方面。一是由于薄膜和襯底之間不同的熱膨脹系數所導致的熱應力，這種應力是由于在高溫條件下淀積的薄膜當降低到室溫時相對于襯底會產生一定的收縮或膨脹，表現出張應力或壓應力。

另外，淀積薄膜的微結構也是產生應力的重要原因，這種應力的產生主要是由于薄膜和襯底接觸層的錯位，或者是因為薄膜內部的一些晶格失配等缺陷和薄膜固有的分子排列結構造成的。

在PECVD系統中，由于淀積溫度較低（通常不超過400℃），并且引用射頻放電產生等離子體來維持反應,因此射頻條件（頻率和功率）成為影響氮化硅薄膜應力的關鍵因素之一。

PECVD淀積的氮化硅薄膜化學比分波動較大，其硅-氮比隨反應氣體比例的變化而變化，同時淀積的氮化硅薄膜中通常還含有一定量的氫元素，氫的存在會使薄膜的結構性能產生退化，但也會降低薄膜的應力。

在低頻（380kHz）條件下，反應氣體的離化率較高，等離子體密度較大，在淀積反應過程中比較容易減少氫元素的摻入，使薄膜變得致密，因此會產生較大的壓應力，較高等離子體密度也會產生較快的淀積速率。

在高頻（13.56MHz）條件下，反應氣體的離化程度遠低于低頻時，因此等離子體密度較低，在淀積反應中引入較多的氫元素，這種含氫較高且比較疏松的結構所帶來的就是薄膜的張應力。

混頻氮化硅薄膜的性質介于二者之間，可以視為低頻氮化硅和高頻氮化硅二者的疊加。因此可以使用混頻工藝減小氮化硅薄膜的應力，并對混頻工藝的參數進行控制來實現對薄膜應力大小甚至方向的控制。

不過對于混頻工藝中低頻和高頻反應時間周期需要適當選取。當切換時間周期過短，反應腔中將頻繁的進行高低頻的交換，由于高頻和低頻條件下的等離子體性質有較明顯的差異，因此這種頻繁的切換會使等離子體變得不穩定，從而影響薄膜的均勻性。當切換時間周期過長，由于高頻和低頻氮化硅本身又在致密度、折射率等參數上有所不同，過長時間的單一頻率淀積會影響氮化硅薄膜厚度方向上的均勻性。因此在進行工藝調整時對于以上兩方面因素要折中考慮。

射頻功率是 PECVD 工藝中最重要的參數之一。當射頻功率較小時，反應氣體尚不能充分電離，激活效率低，反應物濃度小，薄膜針孔多且均勻性較差；當射頻功率增大時，氣體激活效率提高，反應物濃度增大，并且等離子體氣體對襯底有一定的轟擊作用使生長的氮化硅薄膜結構致密，提高了膜的抗腐蝕性能。但射頻功率不能過大，否則沉積速率過快,會出現類似“濺射”現象影響薄膜性質。低頻條件下氮化硅薄膜應力為壓應力，高頻條件下為張應力，其大小均隨功率的增大而減小。