產品簡述

MS5583N 是一款高分辨率模數轉換器，內部集

成高階 Σ-Δ 調制器、低噪聲可編程增益放大器、多

路輸入選擇器和多種內部數字濾波器。其轉換速率

從 250SPS 到 4kSPS。此外，芯片內部集成失調校準

寄存器和增益校準寄存器。

MS5583N 采用 QFN24 封裝，其額定工作溫度為

-40°C 至+85°C， 最 大 工 作 溫 度 范 圍 為 -40°C 至

+125°C。

主要特點

?SNR：122dB (@250SPS, PGA=1)

?THD：-118dB

?正常工作功耗：21mW (PGA=1,2,4,8)

?掉電模式功耗：10μW

?低噪聲 PGA：5 nV/ Hz

?集成雙通道多路輸入選擇器

?可配置數字濾波器

?數據轉換速率：250SPS 至 4kSPS

?失調和增益校準

?同步 SYNC 輸入控制

?模擬電源電壓：5V 或±2.5V

?數字電源電壓：1.8V 至 3.3V

?最大工作溫度范圍：-40°C 至 125°C

應用

?能量檢測

?地震波檢測

?高精度儀器儀表

產品規格分類

內部框圖

管腳圖

管腳說明

如有需求請聯系——三亞微科技 王子文（16620966594）

極限參數

芯片使用中，任何超過極限參數的應用方式會對器件造成永久的損壞，芯片長時間處于極限工作

狀態可能會影響器件的可靠性。極限參數只是由一系列極端測試得出，并不代表芯片可以正常工作在

此極限條件下。

電氣參數

額 定 溫 度-40°C到 +85°C； 典 型 溫 度25°C，AVDD=2.5V，AVSS=-2.5V；DVDD=3.3V，VREFP=2.5V，

VREFN=-2.5V，PGA=1，fclk=4.096MHz，OFFSET bit=1（使能），CHOP bit=1（使能）和fDATA=

1000SPS（除非另外標注）。

如有需求請聯系——三亞微科技 王子文（16620966594）

注：1. 設置為內部 400Ω 短路，參考“模擬輸入通道”說明。

2. 輸入信號=31.25Hz，-0.5dBFS。

3. 關閉時鐘 CLK 輸入。

時序參數

DVDD=1.65V 到 3.6V，DGND=0V。除非另外標注，參數為全溫度范圍。

注：1. 系統時鐘 tCLK= 1 / fCLK，默認時鐘頻率 fCLK= 4.096 MHz。

2. 保持 SCLK 為低電平，并經過 64 個 DRDY 下降沿后重置串行接口。

開關參數

除非另外標注，參數為全溫度范圍。

輸入等效噪聲和信噪比

下表給出一些轉換速率和 PGA 增益設置下的 MS5583N 的信噪比和輸入等效均方根噪聲。

注 1： 在典型溫度 25°C 和 VREF=5V。ADC 噪聲積分的帶寬為 0.1Hz 至 0.413X 轉換速率。

典型圖表

功能描述

概述

MS5583N 是一款高分辨率、低功耗的模數轉換器，可廣泛應用于能量檢測、地震波檢測等環

境。在 250SPS 到 4kSPS 轉換速率下，可提供 31bit 轉換精度。器件集成低噪聲、高輸入阻抗可變

增益放大器、輸入多路選擇器∑-Δ 調制器、數字濾波器和 SPI 接口。

模擬輸入通道

模數轉換器的兩路輸入選擇器輸出到內部 PGA 的輸入，通過寄存器 MUX[2:0]可以設計輸入選擇。

由于內部 PGA 的輸入范圍受限，所以外部模擬輸入的輸入范圍如下：

模擬輸入 PGA

MS5583N 內部集成一個低漂移、低噪聲、高輸入阻抗的可編程放大器。通過寄存器 PGA[2:0]，增

益可設置成 1、2、4、8、16、32 或 64 倍。

可以通過設置打開或關閉斬波，當斬波開啟時，可以去除放大器的失調、失調漂移和 1/f 噪聲，

PGA 輸出到 CAPP 和 CAPN 端口，并連接到調制器的輸入。必須連接一個 10nF 電容（或更大）到 CAPP

和 CAPN 端口，PGA 的內部示意圖如下：

PGA 的輸入阻抗和輸入范圍隨著增益設置的變化而變化，具體如下：

時鐘源

MS5583N 采用外部時鐘。

調制器

MS5583N 內部集成 4 階 Σ-Δ 調制器。當輸入幅度過大，MFLAG 端口會輸出高電平，表示調制器已

處于輸入過驅狀態，最小 MFLAG 信號持續時間為 fclk/8。

調制器通過開關電容采樣 PGA 的輸出電壓，會導致一個平均輸入電流和等效輸入阻抗。在 CLK 時

鐘為 4.096MHz 時，調制器等效輸入阻抗約為 55kΩ。

偏移

MS5583N 可以通過內部寄存器 OFFSET1 和 OFFSET0，設置調制器的偏移電壓為 100mV/PGA 或

75mV/PGA。

數字濾波器

可通過調整數字濾波器，權衡分辨率和轉換速率。數字濾波器由三個級聯濾波器組成：5 階

Sinc 濾波器，FIR 低通濾波器以及一階高通濾波器(HPF)。下表顯示濾波器選項。

通過寄存器 DR[2:0]位，設置 Sinc 濾波器的抽取率，從而影響 ADC 數據轉換速率，如下表顯示。

FIR 低通濾波器可選線性相位和最小相位兩種相位響應模式。在線性相位模式下，濾波器對不同頻

率輸入信號的延遲時間是恒定的，但是延遲和穩定時間較大。在最小相位模式下，延遲時間較小，但

在不同頻率下的延遲時間不恒定。下表列出 FIR 低通濾波器的抽取率與轉換速率的關系。

高通濾波器轉折頻點由寄存器 HPF1 和 HPF0 以十六進制編程。

下表列出示例值。

主時鐘輸入 CLK

MS5583N 外部主時鐘典型輸入為 4.096MHz，ADC 的轉換速率隨著主時鐘變化。

同步轉換

MS5583N 可通過兩種方式同步：SYNC 引腳和 SYNC 指令。芯片具有單次同步和連續同步兩種模式。

在單次同步模式中，單個同步信號同步一次。在連續同步模式中，既可以通過單個同步信號進行同步，

也可以通過連續時鐘輸入 SYNC 引腳來同步轉換，其頻率為轉換速率的整數倍。

單次同步模式

在單次同步模式中，當同步信號產生時，MS5583N 將停止并重啟轉換。新的轉換數據就緒時間如

下圖表所示：

連續同步模式

在連續同步模式中，可以使用單脈沖同步信號或連續時鐘。當使用單脈沖同步信號時，芯片會像

單次同步模式一樣重新同步。在連續同步模式下， DRDY 不受影響正常工作，DOUT 一直保持低電平，

直到 63 個 DRDY 周期后數據就緒。

輸入 SYNC 引腳的連續時鐘，其頻率必須是轉換速率的整數倍，否則芯片將重新同步。芯片將在

SYNC 第一個上升沿開始同步，在此期間，對 ADC 寄存器進行任何寫操作會使芯片重新同步。重新同

步將使 SYNC 引腳上的同步控制失效。可通過在一個轉換周期內，先后發送 STANDBY 和 WAKEUP 指令

來重新使能 SYNC 引腳的同步控制。

復位

MS5583N 可通過兩種方式復位：將 RESET 引腳置低或發送 RESET 指令。將 RESET 引腳置低并保持

至少 2 個系統時鐘周期可強制復位，在 RESET 置高前，芯片保持在復位狀態。發送 RESET 指令后，芯

片將在第一個系統時鐘的上升沿開始復位。

MS5583N 復位后，寄存器回到默認狀態，并且芯片在系統時鐘下個上升沿開始同步轉換。具體時

序參見下列圖表。

掉電

MS5583N 可通過將 PWDN 引腳置低且關閉 CLK 輸入，進入掉電模式。當 PWDN 引腳置低時，芯片

回到默認狀態，并禁用內部電路以最小化功耗。

在掉電模式中，芯片數字輸入端口不允許懸空，同時輸出仍然有效。

休眠

發送 STANDBY 指令且 CS 置低，發送 STANDBY 指令后，SPI 接口和寄存器仍保持活動狀態。在 CS

置高后，芯片退出休眠模式。

上電

MS5583N 上電過程中，內部上電復位電路產生一個復位脈沖，可復位全部數字電路，復位時間為

2 16 個系統時鐘周期。

數字接口

芯片提供兼容 SPI 的串行通信接口和數據就緒信號。

CS

CS 引腳用于激活 SPI 通信。 CS 必須在數據傳輸之前和 SPI 通信期間置低。當 CS 為高時，DOUT 引

腳進入高阻態，串行接口將被重置，并忽略此時的讀取和寫入。

將 CS 置高時，數據轉換及數據就緒功能仍能繼續工作。

SCLK

SCLK 用作串行通信的時鐘。在 SCLK 上升沿從 DIN 輸入數據，在 SCLK 下降沿從 DOUT 輸出數據。

DIN

在 SCLK 上升沿從 DIN 輸入數據，即使在數據被讀出時，芯片也會識別寫入的指令。因此，在讀取

數據過程中，DIN 需要保持低電平。

DOUT

在 SCLK 下降沿從 DOUT 輸出數據。

SPI 復位

可通過將 CS 引腳拉高來復位串行接口。若 SPI 空閑時間超過 64 個轉換周期，芯片將會自動重置

接口。

DRDY

DRDY 引腳變低電平表示一次新的轉換完成。在連續讀取數據模式下，在 DRDY 下一次變低的 4 個

CLK 周期前完成讀取，否則新的轉換數據將會覆蓋之前的數據。 DRDY 引腳變低電平后，在 SCLK 的第

一個下降沿被強制置高。即使 CS 為高時， DRDY 仍可指示新的轉換已完成。

數據結構

芯片輸出數據格式為 32 位二進制補碼。下表為不同輸入信號的理想輸出碼。注意在 Sinc 濾波器

模式下，輸出數據縮放為 1/2。

單次轉換操作

MS5583N 可使用 STANDBY 指令的軟件控制方式來執行單次轉換操作，以便大大降低功耗。首先，

發送 STANDBY 指令，使芯片進入休眠模式。然后，當需要轉換時再發送 WAKEUP 指令，并等 DRDY 變

低，便可直接讀取轉換數據。最后，再發送 STANDBY 指令。每當需要轉換時，即可重復上述操作。

失調和增益校準寄存器

在產生最終輸出碼之前，可以對轉換數據進行失調和增益校準。計算公式如下：

失調和增益校準寄存器的值既可以直接寫入，也可以通過校準指令自動設置。不同的 PGA 設置對

應特定的失調和增益校準。因此 PGA 改變時，這些準寄存器需要重新校準。

失調校準指令

失調校準可以通過發送 OFSCAL 命令來觸發。在發送指令前，需要將零輸入信號施加于芯片。該

指令執行后，芯片會將 16 個轉換數據平均后的值寫入 OFC 寄存器。

增益校準指令

增益校準可以通過發送 GANCAL 命令來觸發。在發送指令前，需要將滿幅輸入信號施加于芯片。

該指令執行后，芯片會將 16 個轉換數據平均后的值寫入 FSC 寄存器。

用戶校準

MS5583N 可外部計算校準值并寫入校準寄存器中。步驟如下：

1. 設置 OFSCAL[2:0] = 0h，GANCAL[2:0] = 400000h。

2. 將零輸入信號施加于芯片，待系統穩定后，將讀取數據求平均，數據量越大越準確，然后將平均值

寫入 OFC 寄存器。

3. 將滿幅輸入信號施加于芯片，待系統穩定后，將讀取數據求平均，數據量越大越準確，而后將平均

值寫入 FSC 寄存器。

增益校準值公式如下：

指令

可通過 13 個指令來控制芯片。其中對于芯片寄存器數據的讀寫指令（READ_REG 和 WRITE_REG），

需要額外的字節作為指令的一部分。發送指令期間， CS 必須保持低電平，兩個指令字節之間必須間隔

24 個系統時鐘周期。

1. n = 讀寫寄存器數 - 1；

2. r = 寄存器地址；

3. x = 任意值;

WAKEUP(0000 000x)

在執行 STANDBY 指令后，可通過 WAKEUP 指令使芯片上電。正常工作時該指令無效，因此在讀取

數據時，DIN 可以保持低電平。

STANDBY(0000 001x)

發送 STANDBY 指令后，芯片進入掉電模式。 CS 置高或發送 WAKEUP 指令后，芯片退出掉電模式。

SYNC(0000 010x)

SYNC 指令會復位 ADC 并重啟轉換。為了同步多個 ADC，該指令必須同時發送至所有芯片。在此

命令期間，SYNC 引腳必須保持高電平。

RESET(0000 011x)

復位指令可復位所有寄存器和數字濾波器。該指令等效于 RESET 引腳。時序可參考“復位”章節。

READ_DATAC(0001 0000)

READ_DATAC 指令可使能連續讀取數據模式（默認模式）。在該模式下，可直接從芯片讀出轉換

數據。當 DRDY 變低時，代表新數據已就緒，隨后 MSB 出現在 DOUT 上，可以在 SCLK 上升沿讀取數據。

DRDY 將在 SCLK 第一個下降沿回到高電平。32 位數據讀取完成后，DOUT 將變低。

STOP_DATAC(0001 0001)

發送 STOP_DATAC 指令可退出連續讀取數據模式，并同時進入單次讀取數據模式。在該模式下，

需要通過發送 RDATA 指令來讀取轉換數據。發送該指令后，需等 DRDY 變為低電平，才能在 SCLK 上升

沿讀取有效數據。

READ_DATA(0001 0010)

READ_DATA 指令可讀取最近一次的轉換結果至輸出寄存器。可將 CS 置高來退出單次讀取數據模

式。

READ_REG(0010 rrrr, 0000 nnnn)

通過 READ_REG 指令，可讀取寄存器的數據。讀取的寄存器的數量等于指令第二字節數+1。

READ_REG 指令的兩字節結構如下：

1. 第一指令字節：2rh，其中 r 是第一個讀取的寄存器地址；

2. 第二指令字節：0nh，其中 n = 待讀取寄存器數-1。

WRITE_REG(0100 rrrr, 0000 nnnn)

通過 WRITE_REG 指令，可對寄存器寫入數據。寫入的寄存器的數量等于指令第二字節數+1。

WRITE_REG 指令兩字節結構如下：

1.第一指令字節：2rh，其中 r 是第一個寫入的寄存器地址；

2.第二指令字節：0nh，其中 n = 待寫入寄存器數-1。

OFFSETCAL(0110 0000)

OFFSETCAL 指令啟動失調校準。當失調校準時，模擬輸入必須接至零電平。當該指令完成后，OFC

寄存器會自動更新。

GAINCAL(0110 0001)

GAINCAL 指令啟動增益校準。當增益校準時，模擬輸入必須設置為滿幅。當該指令完成后，FSC

寄存器會自動更新。

如有需求請聯系——三亞微科技 王子文（16620966594）

典型應用圖

下圖是 MS5583N 用作地震檢波器應用的示意圖。

封裝外形圖

QFN24

——愛研究芯片的小王

審核編輯 黃宇