国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

2016年發布ITRS做出預測,晶體管的尺寸可能將在5年后停止縮減

IEEE電氣電子工程師 ? 2018-01-29 11:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

2016年7月正式發布的2015年國際半導體技術路線圖(ITRS)做出預測,經歷了50多年的微型化,晶體管的尺寸可能將在5年后停止縮減。

該報告預測,2021年之后,對各公司來說,繼續縮小微處理器中的晶體管將不再是一種經濟的做法。芯片制造商們將轉而采用其他方式提高晶體管密度,即將晶體管布置結構從水平變成垂直,建立層層相疊的多層電路。

一些人認為,這種變化可能再一次給摩爾定律敲響了喪鐘;晶體管密度曾經遵循摩爾定律而不斷翻倍,我們才有了今天這種極其強大的計算機。雪上加霜的是,這是最后一份ITRS路線圖。這項協調規劃于1993年始于美國,然后擴展到了世界其他地區,現在走到了終點。

半導體行業協會(Semiconductor Industry Association)是一家位于華盛頓特區,代表IBM、英特爾及其他公司利益的美國貿易團體,也是ITRS的主要贊助商。該協會表示,在行業參與度下降、企業參與其他計劃的興趣增強的情況下,它將發揮自己的作用,與另一家行業組織——半導體研究公司(SemiconductorResearch Corp.)合作,為政府和行業資助項目確定應該優先做哪些研究。預計其他ITRS參與者將在新名稱下開展新的路線圖工作,作為IEEE“重啟計算”(RebootingComputing)計劃的一部分。

這些路線圖變化看似是無關緊要的管理變動,但是,“在行業里,這是一場重大破壞,或者說是地震”,市場分析公司VLSI研究公司(位于加州圣何塞)的首席執行官丹?哈奇森(Dan Hutcheson)如是說。20世紀90年代初,也就是路線圖工作剛開始的時候,美國半導體企業有理由開展合作,確定共同需求,最終于1998年促成了ITRS的建立。他說,供應商們很難知道半導體企業的確切需求,因此各芯片公司集體確定優先工作,充分利用有限的研發資金,這也就說得通了。

但要維持摩爾定律的領先優勢,會面臨重重困難,耗費大量資金,因此導致行業出現重大整合。據哈奇森計算,2001年有19家企業在研發和制造配備先進晶體管的邏輯芯片,而今天只剩格羅方德、英特爾、三星和臺積電4家。(此前,IBM也曾屬于這一方陣,但其芯片制造工廠被格羅方德收購了。)

哈奇森表示,這些公司有自己的路線圖,而且可以與其設備和材料供應商直接溝通。此外,它們極具競爭力。“他們并不想坐在屋子里,談談自己需要什么。”他說,“有點像橄欖球賽季剛開始的時候,一切都很有趣,但進入季后賽,就變得很殘酷了。”

ITRS主席保羅?佳基尼(Paolo Gargini)也同意“這個行業已經變了”,而且他還強調了其他變化。不再自己制造先進芯片的半導體公司現在依靠芯片代工廠來提供先進技術。而且,他還說,芯片買方和設計方(如蘋果、谷歌和高通等公司)對未來的芯片提出了越來越多的要求。佳基尼說:“曾經是由半導體公司來決定半導體應具有的功能特征。但現在,這種情況一去不復返了。”最后一份ITRS報告被稱為ITRS2.0,反映出計算上的提高不再是自下而上進行,不再追求更小的開關、更密集或更快的內存。這份報告更多地采取了自上而下的方法,專注于數據中心物聯網、移動設備等推動芯片設計的應用。

新的IEEE路線圖——國際設備和系統路線圖(IRDS)——也將采用這種方法,但還會加入計算機架構,實現“一個包括設備、組件、系統、架構和軟件在內的,全面的、端到端的計算生態系統”。

直到2014年發布2013年ITRS報告(也就是倒數第二份路線圖)之時,晶體管小型化還屬于長期預測內容。那份報告預測,晶體管的物理柵極長度(說明電流在設備中必須穿行多遠的指標)和其他關鍵的邏輯芯片尺寸至少在2028年之前會繼續縮小。然而自那之后,3D概念發展起來。存儲行業也早已轉向3D架構來緩解小型化壓力,提高NAND閃存的容量。將元件一層疊一層并用許多電線連接的單片3D集成已成為越來越熱門的討論話題。

2016年發布ITRS做出預測,晶體管的尺寸可能將在5年后停止縮減

2015年報告包含了這些趨勢,預測到21世紀20年代初,一直以來的縮小趨勢——芯片尺寸的縮小——將結束。但佳基尼表示,認為摩爾定律即將消亡的想法“是完全錯誤的”。“媒體發明了多種定義摩爾定律的方法,但其實真正的定義只有一種:每兩年,晶體管的數量都會翻倍。”

他強調,摩爾定律只是預測集成電路的某一區域能有多少個晶體管——無論是幾十年來的單層布置還是多層堆疊。佳基尼說,如果一家公司真的想縮小晶體管尺寸,那么就能繼續縮小到本世紀20年代,“但采用3D辦法更為經濟。這就是我們想傳遞的信息”。

其他變化也即將發生。今后幾年里,在3D集成獲得采用之前,ITRS預測,領先的芯片企業將不再使用現在高性能芯片上應用的晶體管結構:鰭式場效應晶體管(FinFET)。該設備有一個柵極圍繞水平鰭形通道的3個方向,控制電流通過。根據最新路線圖,芯片制造商們將放棄這種結構,轉而選擇一個柵極從側面控制各個方向的元件。該元件也像FinFET那樣有一個水平通道,但是柵極延伸到了通道下方,將通道環繞起來。之后,晶體管將變成垂直的,其通道像硅柱或納米線一樣豎立起來。該報告還預測,傳統的硅通道將被其他材料制成的通道取代,如硅鍺、鍺,以及三族和五族元素構成的化合物。

2016年發布ITRS做出預測,晶體管的尺寸可能將在5年后停止縮減

有了這些變化,各公司將能在某一區域中配置更多的晶體管,從而遵守摩爾定律的內容。但遵守摩爾定律的精神——計算性能的穩步提高——就是另一回事了。

IEEE計算機學會主席兼IEEE重啟計算計劃的共同領導人湯姆?康特(Tom Conte)提出,有一段時間,人們并沒有把晶體管密度的翻倍和計算性能的提高聯系起來。

在很長一段時間里,晶體管體積的縮小就意味著速度的提升。但康特說,在20世紀90年代中期,為了把越來越多的晶體管用線連起來,需要更多的金屬層,這嚴重耽誤了時間,工程師們不得不重新設計芯片的微架構來提高性能。10年后,由于晶體管密度過大,其散發出的熱量限制了時鐘速度。各公司開始在芯片上加入更多核心以保持運轉。

“我們一直生活在這個泡沫之中,計算機行業依靠設備方完成自己的工作,所以,計算機行業和設備行業之間有一堵非常美好的墻。”康特說,“2005年那堵墻開始真正坍塌,自那之后,我們有了越來越多的晶體管,但它們的性能真的沒有提高很多。”

2015年,在IRDS啟動之前,這堵坍塌的墻成為了IEEE重啟計算計劃開始與ITRS協作的強大動力。康特表示:“我想說我們能看到通道另一端的光,我們也知道那是一列迎面駛來的火車。”

重啟計算計劃之后召開的一次峰會,涵蓋了所有具有未來計算潛力的技術,如新款晶體管和存儲元件、神經形態計算、超導電路,以及使用近似答案而非準確答案的處理器。

康特說,IRDS將追尋“摩爾定律直到最后”。但路線圖的焦點發生了變化。“并不是說這是摩爾定律的終結,”他說,“只是后退一步,談談此時真正重要的事情——而此時真正重要的就是計算。”

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54010

    瀏覽量

    466080
  • 半導體
    +關注

    關注

    339

    文章

    30737

    瀏覽量

    264148
  • 晶體管
    +關注

    關注

    78

    文章

    10396

    瀏覽量

    147762

原文標題:到2021年,晶體管體積將停止縮小

文章出處:【微信號:IEEE_China,微信公眾號:IEEE電氣電子工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    揭秘芯片測試:如何驗證數十億個晶體管

    微觀世界的“體檢”難題在一枚比指甲蓋還小的芯片中,集成了數十億甚至上百億個晶體管,例如NVIDIA的H100GPU包含800億個晶體管。要如何確定每一個晶體管都在正常工作?這是一個超乎想象的復雜
    的頭像 發表于 03-06 10:03 ?19次閱讀
    揭秘芯片測試:如何驗證數十億個<b class='flag-5'>晶體管</b>

    MUN5136數字晶體管技術解析與應用指南

    onsemi MUN5136數字晶體管旨在取代單個器件及其外部電阻偏置網絡。這些數字晶體管包含一個晶體管和一個單片偏置網絡,單片偏置網絡由兩個電阻器組成,一個是串聯基極電阻器,另一個是基極-發射極
    的頭像 發表于 11-24 16:27 ?768次閱讀
    MUN5136數字<b class='flag-5'>晶體管</b>技術解析與應用指南

    電壓選擇晶體管應用電路第二期

    電壓選擇晶體管應用電路第二期 以前發表過關于電壓選擇晶體管的結構和原理的文章,這一期我將介紹一下電壓選擇晶體管的用法。如圖所示: 當輸入電壓Vin等于電壓選擇晶體管QS的柵極控制電壓時
    發表于 11-17 07:42

    0.45-6.0 GHz 低噪聲晶體管 skyworksinc

    電子發燒友網為你提供()0.45-6.0 GHz 低噪聲晶體管相關產品參數、數據手冊,更有0.45-6.0 GHz 低噪聲晶體管的引腳圖、接線圖、封裝手冊、中文資料、英文資料,0.45-6.0
    發表于 09-18 18:33
    0.45-6.0 GHz 低噪聲<b class='flag-5'>晶體管</b> skyworksinc

    多值電場型電壓選擇晶體管結構

    多值電場型電壓選擇晶體管結構 為滿足多進制邏輯運算的需要,設計了一款多值電場型電壓選擇晶體管。控制二進制電路通斷需要二進制邏輯門電路,實際上是對電壓的一種選擇,而傳統二進制邏輯門電路通常比較復雜
    發表于 09-15 15:31

    晶體管光耦的工作原理

    晶體管光耦(PhotoTransistorCoupler)是一種將發光器件和光敏器件組合在一起的半導體器件,用于實現電路之間的電氣隔離,同時傳遞信號或功率。晶體管光耦的工作原理基于光電效應和半導體
    的頭像 發表于 06-20 15:15 ?921次閱讀
    <b class='flag-5'>晶體管</b>光耦的工作原理

    下一代高速芯片晶體管解制造問題解決了!

    在半導體工藝演進到2nm,1nm甚至0.7nm等節點以后,晶體管結構該如何演進?2017,imec推出了叉片晶體管(forksheet),作為環柵(GAA)晶體管的自然延伸。不過,產
    發表于 06-20 10:40

    鰭式場效應晶體管的原理和優勢

    自半導體晶體管問世以來,集成電路技術便在摩爾定律的指引下迅猛發展。摩爾定律預言,單位面積上的晶體管數量每兩翻一番,而這一進步在過去幾十里得到了充分驗證。
    的頭像 發表于 06-03 18:24 ?1915次閱讀
    鰭式場效應<b class='flag-5'>晶體管</b>的原理和優勢

    英飛凌推出CoolGaN G5中壓晶體管

    英飛凌推出CoolGaN G5中壓晶體管,它是全球首款集成肖特基二極的工業用氮化鎵(GaN)功率晶體管。該產品系列通過減少不必要的死區損耗提高功率系統的性能,進一步提升整體系統效率。
    的頭像 發表于 05-21 10:00 ?948次閱讀

    無結場效應晶體管詳解

    當代所有的集成電路芯片都是由PN結或肖特基勢壘結所構成:雙極結型晶體管(BJT)包含兩個背靠背的PN 結,MOSFET也是如此。結型場效應晶體管(JFET) 垂直于溝道方向有一個 PN結,隧道穿透
    的頭像 發表于 05-16 17:32 ?1418次閱讀
    無結場效應<b class='flag-5'>晶體管</b>詳解

    什么是晶體管?你了解多少?知道怎樣工作的嗎?

    是關于晶體管的詳細解析: 一、核心定義與歷史背景 ?定義?: 晶體管利用半導體材料(如硅、鍺)的特性,通過輸入信號(電流或電壓)控制輸出電流,實現信號放大或電路通斷。 ?發明?: 1947由?貝爾實驗室?的肖克利(Shockl
    的頭像 發表于 05-16 10:02 ?4538次閱讀

    多值電場型電壓選擇晶體管結構

    多值電場型電壓選擇晶體管結構 為滿足多進制邏輯運算的需要,設計了一款多值電場型電壓選擇晶體管。控制二進制電路通斷需要二進制邏輯門電路,實際上是對電壓的一種選擇,而傳統二進制邏輯門電路通常比較復雜
    發表于 04-15 10:24

    晶體管電路設計(下)

    晶體管,FET和IC,FET放大電路的工作原理,源極接地放大電路的設計,源極跟隨器電路設計,FET低頻功率放大器的設計與制作,柵極接地放大電路的設計,電流反饋型OP放大器的設計與制作,進晶體管
    發表于 04-14 17:24

    晶體管電路設計(下) [日 鈴木雅臣]

    本書主要介紹了晶體管,FET和Ic,FET放大電路的工作原理,源極接地放大電路的設計,源極跟隨電路的設計,FET低頻功率放大器的設計和制作,柵極接地放大電路的設計,電流反饋行型op放大器的設計與制作
    發表于 03-07 13:55