Mentor Graphics宣布其新的Mentor EZ-VIP PCI Express驗證IP的即時可用性。這一新的驗證IP （VIP）可將ASIC（應用程序特定集成電路）和FPGA（現場可編程門陣列）設計驗證的測試平臺構建時間減少多達10倍。

驗證IP旨在通過為常見協議和架構提供可復用構建模塊來幫助工程師減少構建測試平臺所花費的時間。然而，即使是標準協議和常見架構，其配置和實施也可能會因設計而異。因此，傳統的VIP元件可能需要數天甚至數周來準備模擬或仿真測試平臺。

“在移動、網絡及服務器SoC中使用ARMv8-A架構和ARM CoreLink高速緩存一致性互連進行設計時，我們的合作伙伴可以選擇使用PCIe根聯合體解決方案，”ARM系統和軟件組總監Jim Wallace說，“ARM一直使用在Questa和Veloce上運行的Mentor PCIe VIP庫來幫助驗證PCIe與ARM AMBA接口域之間的關鍵交互，以實現快速部署和準確的協議檢查。”

與傳統的驗證IP不同，Mentor的新PCIe EZ-VIP是“設計感知型”產品，可消除測試平臺裝配過程中的多個耗時步驟。這使驗證工程師能夠更快地配置和實施過去繁瑣的設置任務，以直接產生高價值場景，從而將曾經需要數天或數周的過程減少到幾個小時。

“我們很高興與Mentor合作，為驗證PCIe EZ-VIP提供支持，”PLDA的CTO Stephane Hauradou說，“成為第一批快速為ASIC和驗證工程師開發并引進PCIe 3.0和PCIe 4.0控制器的提供商之一后，PLDA很高興將通過硅驗證的XpressRICH3和XpressRICH4 IP與PCIe EZ-VIP相結合，為ASIC項目團隊提供一種可靠、可高度配置且易用的完整解決方案。”

“擁有易用且通過預先驗證的PCIe驗證IP對于我們的客戶來說非常重要。我們一直與Mentor合作，幫助客戶通過我們的Expresso 3.0核心驗證其PCIe EZ-VIP，”Northwest Logic的董事長Brian Daellenbach說，“因此，客戶可以將Mentor PCIe VIP與我們通過硅驗證的PCI Express核心結合使用，來創建并驗證其具有高可信度的設計。”

Mentor的PCIe EZ-VIP包含適用于PCIe 1.0、2.0、3.0、4.0和mPCIe的串行和并行接口的預封裝且易用的驗證環境，可用于驗證PHY、Root Complex和Endpoint設計。測試計劃、符合性測試、測試序列和協議覆蓋范圍都作為SV和XML源代碼包含在內，從而允許簡單復用、擴展和調試。Mentor VIP元件還包含一整套協議檢查、錯誤注入和調試功能。