在數(shù)字電路設(shè)計(jì)中,時(shí)鐘信號(hào)扮演著至關(guān)重要的角色。理想的時(shí)鐘信號(hào)是一串無(wú)限連續(xù)的脈沖序列,除了電平要求外,其邊沿應(yīng)非常陡峭,有些系統(tǒng)還要求時(shí)鐘具有50%的占空比。從電磁兼容性(EMC)的角度來(lái)看,理想的時(shí)鐘信號(hào)是一個(gè)輻射源,會(huì)產(chǎn)生很強(qiáng)的EMC干擾。
在交換機(jī)系統(tǒng)中,周期性地重復(fù)傳輸固定碼(例如54H碼)實(shí)際上也會(huì)產(chǎn)生EMC干擾,并對(duì)相鄰信號(hào)線產(chǎn)生嚴(yán)重干擾。因此,對(duì)時(shí)鐘信號(hào)進(jìn)行單獨(dú)討論是因?yàn)樵跀?shù)字系統(tǒng)中,整個(gè)系統(tǒng)的工作都以時(shí)鐘信號(hào)為參考,時(shí)鐘信號(hào)的質(zhì)量直接關(guān)系到系統(tǒng)的工作質(zhì)量。然而,當(dāng)時(shí)鐘信號(hào)從時(shí)鐘源出發(fā)、經(jīng)過(guò)驅(qū)動(dòng)、線路傳輸,最后到達(dá)負(fù)載端時(shí),很難保持其在時(shí)鐘源時(shí)的模樣。
在負(fù)載端看到的時(shí)鐘信號(hào)可能會(huì)發(fā)生上升、下降沿的改變,也可能發(fā)生占空比的變化,還可能有到達(dá)不同負(fù)載的時(shí)間發(fā)生改變(相位變化)的問(wèn)題等。
為了確保時(shí)鐘到達(dá)不同負(fù)載的相位相同,僅采用專用時(shí)鐘驅(qū)動(dòng)器件是不夠的,還需要考慮匹配、線長(zhǎng)、負(fù)載等因素。以下是一些可以采取的措施來(lái)控制:
注意驅(qū)動(dòng)器的傳輸延遲:選擇合適的驅(qū)動(dòng)器可以減少傳輸延遲對(duì)時(shí)鐘信號(hào)的影響。
在時(shí)鐘的傳輸路徑上使用相同的驅(qū)動(dòng)器:這樣可以確保各個(gè)路徑上的驅(qū)動(dòng)器具有相似的性能和特性。
平衡各路徑的線路延遲:通過(guò)調(diào)整線路長(zhǎng)度或使用延遲補(bǔ)償技術(shù)來(lái)平衡各個(gè)路徑上的線路延遲。
使用相同的線路匹配方法:確保各個(gè)路徑上的線路匹配方法一致,以減少反射和信號(hào)失真。
平衡各路徑的負(fù)載:有時(shí)可能需要在負(fù)載處增加電容來(lái)達(dá)到平衡負(fù)載的目的。
-
驅(qū)動(dòng)
+關(guān)注
關(guān)注
12文章
1956瀏覽量
88533 -
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1651瀏覽量
83344 -
時(shí)鐘信號(hào)
+關(guān)注
關(guān)注
4文章
505瀏覽量
29972
發(fā)布評(píng)論請(qǐng)先 登錄
時(shí)鐘偏移對(duì)時(shí)序收斂有什么影響呢?
在ADS1281的數(shù)據(jù)手冊(cè)當(dāng)中沒(méi)有時(shí)鐘引腳CLK的等效輸入電容,其多片ADC會(huì)對(duì)時(shí)鐘源信號(hào)產(chǎn)生影響嗎?
使用時(shí)鐘信號(hào)驅(qū)動(dòng)FF的CE引腳并啟用FIFO的線路
為什么寫入閃存會(huì)擾亂時(shí)鐘頻率?
關(guān)于SpinalHDL仿真中信號(hào)驅(qū)動(dòng)那點(diǎn)事兒
數(shù)字鐘實(shí)驗(yàn)電路的設(shè)計(jì)與仿真
基于FPGA的數(shù)字集成時(shí)鐘電路設(shè)計(jì)方案詳解
基于Multisim10軟件的數(shù)字鐘電路的設(shè)計(jì)與仿真
Xilinx 7系列FPGA架構(gòu)的區(qū)域時(shí)鐘資源介紹
FPGA設(shè)計(jì)的7項(xiàng)原則介紹
同步電路與異步電路有何區(qū)別
FPGA中的晶振大小多少比較合適?為什么會(huì)用到兩個(gè)晶振?
什么是同步邏輯和異步邏輯?同步電路與異步電路有何區(qū)別?
YXC可編程晶振,頻點(diǎn)100MHz,封裝5032,應(yīng)用于AI服務(wù)器
了解反饋振蕩器,看這篇文章就夠了
時(shí)鐘信號(hào)的驅(qū)動(dòng)是什么
評(píng)論