來源：晶上世界

近日，三星電子宣布其先進封裝（AVP）部門正潛心研發一項革命性技術——3.3D封裝，該技術整合了三星電子多項先進異構集成技術，能夠以更低成本替代昂貴的“硅中介層”，并預計于2026年第二季度量產。這一新技術概念的披露，預示著先進封裝技術領域的市場競爭格局可能迎來新的變革。

高算力集成封裝技術智能時代戰略高地

在萬物智聯的新時代，國家間的競爭愈發聚焦于算力這一核心資源。算力不僅是支撐國家發展的堅實基石，更是衡量一個國家綜合實力與競爭力的關鍵指標。簡而言之，“算力即國力”已成為新時代的戰略命題。

圖1 Intel芯片算力發展趨勢

（圖源：華為、羅蘭貝格、國盛證券研究所）

面對日益增長的算力需求，傳統技術路線漸露疲態，系統層級的集成度提升成為破局的關鍵。正如建筑師追求建筑的高度與美感，科技界也在不斷探索如何將更多的計算單元巧妙地融入方寸之間，以實現算力的飛躍式提升。

晶上系統（System on Wafer,SoW）作為已知集成算力的最高形式，憑借前所未有的集成密度和卓越性能，成為了大算力領域的領航者。封裝技術作為實現高算力集成系統的重要技術，在追求算力最大化的征途上，并未陷入同質化競爭的泥潭，而是在系統性能與成本雙輪驅動下，不斷涌現出創新成果。

圖2：先進封裝技術的迭代

美國對封裝技術的認知升級與布局深化

美國作為芯片科技的引領者，其對先進封裝技術的認知與理解正隨著算力時代的浪潮不斷演進與深化。

在美國與歐洲、日本、韓國、中國臺灣聯合發布的國際半導體技術發展路線圖（ITRS）2021年版本的內容中，圍繞封裝技術的發展指明了封裝互聯技術、封裝電設計技術、封裝熱設計技術、可靠性與安全技術、可制造性以及材料技術六大發展方向，雖已展現出對封裝技術多維度的重視，但發展重點主要聚焦于技術本身。

兩年后，這一認識邊界已被大幅拓展。2023年10月，美國半導體工業協會（SIA）聯合半導體研究聯盟（SRC）發布《微電子和先進封裝技術（MAPT）路線圖》，深化了對傳統封裝技術領域的理解，重新定義了先進封裝技術的發展方向，開創性地引入了芯片封裝架構協同設計、供電與散熱管理、封裝基板和性能、工藝建模與模型驗證四大技術方向，標志著先進封裝正式成為對高算力集成起關鍵重要性作用的環節，其定制化、差異化屬性將伴隨后續高算力芯片的全生命周期。

圖3 MAPT中先進封裝技術的布局方向

封鎖挑戰下的中國封裝技術破局策略

近十年來，美國在微電子領域竭力維持技術霸權，不斷升級對我國的技術封鎖，以保持壓倒性優勢。為此，我國積極尋求在封裝技術領域的突破，以期在芯片工藝制程暫時落后的背景下，開辟出一條自主創新的道路。隨著Chiplet技術的崛起，我國緊跟技術發展潮流，在此基礎上深化技術布局，力圖通過封裝技術的革新，彌補制程上的不足，加速高算力集成系統的國產化進程。

誠然，Chiplet與先進封裝技術的融合，為我國技術升級提供了寶貴的助力，但是落后的制程意味著我們需要將更大面積的芯片集成于轉接板上，隨之而來的則是封裝難度的升級，包括熱管理、電氣設計、良率提升及成本控制在內的多重挑戰接踵而至。

圖4 國內高集成封裝技術面臨的技術挑戰

因此，Chiplet+先進封裝技術僅可作為我國工藝受限情況下的重要戰略“保底方案”。我們還需構建一套中國特色的晶上集成系統解決方案，精準擊破高算力芯片封裝集成技術領域的“瓶頸”，實現從技術依賴到技術引領的跨越。

為此，我們應將布局的重點聚焦于以下方向：

• 深化高算力芯粒異構集成芯片封裝技術的研究與應用：通過優化芯粒間的互連與協同工作，提升整體系統的算力與效率；
• 構建多物理場耦合仿真驗證平臺：開發熱學、應力分析、信號完整性（SI）、電源完整性（PI）及多物理場聯合仿真等綜合仿真工具鏈，全面模擬封裝過程中的復雜物理交互，確保封裝設計的精準性與可靠性；
• 積極探索基于有機介質的晶上系統（SoW）封裝技術：利用有機材料的獨特性質，提升封裝的靈活性與可靠性。

【近期會議】

10月30-31日，由寬禁帶半導體國家工程研究中心主辦的“化合物半導體先進技術及應用大會”將首次與大家在江蘇·常州相見，邀您齊聚常州新城希爾頓酒店，解耦產業鏈市場布局！https://w.lwc.cn/s/uueAru

11月28-29日，“第二屆半導體先進封測產業技術創新大會”將再次與各位相見于廈門，秉承“延續去年，創新今年”的思想，仍將由云天半導體與廈門大學聯合主辦，雅時國際商訊承辦，邀您齊聚廈門·海滄融信華邑酒店共探行業發展！誠邀您報名參會：https://w.lwc.cn/s/n6FFne

聲明：本網站部分文章轉載自網絡，轉發僅為更大范圍傳播。 轉載文章版權歸原作者所有，如有異議，請聯系我們修改或刪除。聯系郵箱：viviz@actintl.com.hk， 電話：0755-25988573

審核編輯 黃宇