4月2日，RED Semiconductor（以下簡稱 "RED"）宣布推出算法微處理器 ISA（指令集架構）和硬件設計 VISC，將 RISC-V 的功能擴展到邊緣人工智能、自動駕駛和密碼學領域。

VISC 是一個加速的 RISC-V 微處理器內核，可優化復雜的數學算法，以便在其重新配置硬件引擎中并行執行。與標準 RISC-V 相比，VISC 所帶來的性能提升是無處不在的人工智能時代以及相關數據呈指數級增長所需要的。

VISC ISA 使開發人員能夠用標準 RISC-V 指令集、RISC-V 向量擴展或 x86 和 Arm 等其他 ISA 所需的代碼量的一小部分來描述復雜的算法。VISC 硬件對整個算法進行解壓縮，并對各元素的執行進行排序，以優化并行執行。VISC ISA 和硬件結合在一起，在每單位功耗的算法性能方面可提供超過 100 倍的執行效益，其單發多執行（SiMex）架構優化了硅面積的性能。

RED Semiconductor首席執行官 James Lewis 說："RISC-V 有潛力成為無處不在的邊緣人工智能的首選架構，就像 Arm 成為智能手機架構一樣。為此，它需要一種差異化的強大硬件方法，能夠更高效地執行人工智能計算。RED憑借 VISC 走在前沿，這是一種基于 RISC-V 的方法，可從根本上簡化算法處理，從而提供速度更快、體積更小、功耗更低的邊緣人工智能解決方案。VISC 具有專用硬件加速器的性能優勢和通用微處理器的多功能性。對于 SoC 開發人員來說，它可以通過統一的指令集和硬件內核實現多種異構計算功能。

Jon Peddie Research 總裁 Jon Peddie 說："RED Semiconductor可能會在 RISC-V 剛剛起飛的拐點上一舉成名，從而有機會成為 RISC-V 社區的關鍵性能加速器。VISC 有可能重塑邊緣 AI 等細分市場的異質 SoC 設計，就像 GPU 在智能手機市場所做的那樣，成為價值的重要驅動力。"

VISC 內部

VISC執行架構是作為一個功能齊全的獨立RISC-V兼容內核創建的，非常適合在ASIC和FPGA中使用。它具有出色的內存效率，在計算過程中消除了內存訪問，從而提高了安全性。它具有運行通用計算功能、操作系統、數學加速、信號處理和圖形功能的多功能性，這意味著它可用作協處理器或異構計算 SoC 中的所有功能。

RED 的 RISC-V算法處理方法采用了預編碼系統，使 RISC-V 標量指令得以并行化。VISC 的寄存器、解碼器和執行引擎都經過優化，可高效并行計算復雜的重復函數，如 FFT（快速傅立葉變換）、DCT（離散余弦變換）、矩陣乘法和大整數數學。成倍提高這些函數的效率是實現無處不在的安全人工智能計算的關鍵。支持 VISC 的 RISC-V 處理器可快速處理大量數據，從而支持人工智能推理、高性能計算、實時分析和視頻流等數據量大的應用。

VISC 可實現 100 倍的代碼密集化、執行性能提升和功耗降低。此外，VISC 還具有出色的代碼密度--例如，矩陣乘法只需三條指令，而當今主流 ISA 需要 100 多條指令。VISC 可從一個內核擴展到超過 1000 個內核，支持從邊緣到 HPC（高性能計算）的超大規模應用。雖然 VISC 目前是針對 RISC-V 實現的，但從根本上講，它與 ISA 無關，RED Semiconductor 今后可能將其應用于其他指令集架構。

VISC 架構在執行性能方面實現了質的飛躍。它包含一個解壓縮引擎，可同時對代碼進行解碼，并加速向執行單元的發送，從而實現了從單發流水線到多發流水線的多重執行。然后，執行優化引擎確定性地排序和執行多達 16 條并行指令。所有指令類型都可訪問 VISC 的多功能深度寄存器集，從而可以在寄存器中執行復雜的例程，消除高速緩存缺失。在執行例程之前，所有處理都保留在內核中，從而減少了黑客攻擊的可能性。

Lewis 繼續說："根據 SHD 集團的市場預測，到 2030 年，將有 160 億個 SoC 使用 RISC-V 內核。我們相信這是完全可以實現的，但需要在性能、安全性和設計方法上實現差異化。我們已經在與 RISC-V、密碼學和工具公司建立合作關系，以提供一個引人注目的解決方案，將 RISC-V 處理器設計轉變為人工智能的動力源。"

VISC 可為算法處理需求日益增長的廣泛市場提供處理器，這些市場包括：航空航天、AI/ML、AR/VR、自動駕駛、關鍵基礎設施、金融科技、健康科技、高性能計算和工業 4.0。

RED Semiconductor是ChipStart UK的首批成員之一，ChipStart UK是政府支持的孵化器，通過國家半導體戰略啟動，由Silicon Catalyst UK運營。