在基于FPGA的網絡設備中，精確的時間同步至關重要。虹科IEEE 1588標準定義的精確時間協議（PTP）為網絡中的設備提供了納秒級的時間同步。本文將介紹虹科提供的適用于基于FPGA的網絡設備的IEEE 1588透明時鐘（TC）架構，幫助您實現精確時間同步和高效通信。

在分布式系統中，傳感器/執行器的事件和操作需要進行精確的時間協調，因為時鐘差異可能導致操作失敗。為了確保時間同步，每個組件都需要具備與其對等組件一致的實時時鐘，這需要時間同步的常識。

隨著電信網絡從傳統的時分復用 (TDM) 發展到基于分組的網絡，額外的同步協議已成為必要。因此，近幾十年來開發了多種同步技術，如 IRIG-B、LORAN-C、NTP、基于GPS的同步和SyncE。然而，它們不適合需要精確時間且成本較低的應用領域。

通過精確時間協議 (PTP)，能夠以最少的網絡、計算和硬件資源需求達到亞微秒精度。鑒于此，IEEE 1588標準中定義的PTP正在成為許多需要精確時間同步的應用的最可行的解決方案。虹科推出用于可重新配置設備的IEEE 1588透明時鐘 (TC) 可擴展架構，該邏輯解決了PTP實現的主要缺點之一，即級聯拓撲中的錯誤累積。

01

PTP操作過程

虹科 IEEE1588 IP核方案

PTP操作過程分類

PTP操作可分為兩個過程：時間同步和頻率同步。

時間同步（或偏移調整）：偏移量計算為主從時間之差；

頻率同步（或頻率調整）：頻率漂移為在兩個N間隔的同步消息之間傳遞的從機時間差和主機時間差之間的比率。

圖1. 延遲請求響應機制

延遲測量

PTP消息中發送的時間戳必須通過傳播延遲進行糾正，傳播延遲可以使用標準中定義的兩種機制之一進行測量：延遲請求響應機制或對等延遲機制。

PTP時鐘設備

PTP系統由PTP和非PTP設備的組合組成。PTP設備分為普通時鐘（OC）、邊界時鐘（BC）、透明時鐘（TC）和管理節點（MN）。

圖2. PTP網絡示意圖

圖2展示了一個簡單PTP網絡：OC是包含PTP時鐘和單個物理網絡連接的系統終端設備，而BC是具有多個物理端口的網絡設備，它們不轉發PTP接收到的消息，而是與主站同步并生成新的PTP消息以與其余從站共享其自己的定時參考。

TC有兩種類型：端到端（E2E）TC和點對點（P2P）TC，它們也是網絡設備。一方面，E2E TC像正常網絡節點一樣轉發所有PTP和非PTP消息，此外，它們測量消息穿越TC所需的時間，稱為駐留時間，并將其累積在PTP 中稱為 CorrectionField的特殊字段。另一方面，P2P TC使用對等延遲機制來測量兩個直接連接的端口（鏈路對等點）之間的鏈路延遲，并使用與Sync消息的入口傳輸路徑相關的駐留時間和鏈路延遲來更新CorrectionField ，允許在網絡拓撲更改后更快地重新配置。

此外，每個PTP設備可以作為一步或兩步模式工作：一步時鐘根據同步和延遲請求事件消息實時生成時間戳，而兩步時鐘則根據Follow Up和Delay Resp一般消息。

PTP執行

硬件與軟件實現：PTP環境提供不同的可能時間戳點，如圖3所示。結果的精度取決于時間戳的精度 。一方面，在網絡接口卡 (NIC) 驅動程序或應用程序層中獲取時間戳的純軟件解決方案具有平臺獨立性的優勢，但會經歷通過協議棧的消息傳輸延遲的巨大變化（也稱為抖動）。驅動程序級別的時間戳是最佳軟件解決方案，但需要修改網絡驅動程序。

圖3. 可能的時間戳點

另一方面，在硬件輔助方法中，時間戳是在介質獨立接口（MII）處獲取的。帶有時間戳的消息越接近物理層，所達到的準確性就越好。由于硬件的幫助，使用IP內核和現場可編程門陣列 (FPGA) 已成為最精確和準確的時間戳方法。

其他實現方面：不同供應商的PTP IP核往往具有相似的架構。他們通常使用軟CPU，例如Xilinx FPGA 中的Microblaze，包含用戶應用程序和PTP堆棧軟件，并在同一FPGA中構建完整的SoC解決方案。這些IP核通常由至少兩個稱為實時時鐘 (RTC) 和時間戳單元 (TSU) 的硬件模塊組成。RTC通常是一個64位計數器，表示秒和納秒，并且可以通過更改內核的某些配置寄存器的值進行調整。TSU負責存儲有關幀的信息，例如序列 ID、消息類型或時鐘標識，以及時間戳信息。

02

基于FPGA的TC架構

虹科 IEEE1588 IP核方案

實時時鐘(RTC)

名為RTC的塊代表可選的同步時鐘源，例如，它可以是 IEEE 1588或GPS時鐘。RTC 可以由一個計數器形成，該計數器在每個時鐘周期按系統時鐘周期遞增。

循環冗余校驗(CRC)檢查器/發生器

CRC檢查器模塊檢查接收到的以太網幀的幀校驗序列(FCS)字段，以便檢測傳輸過程中損壞的數據（由于數據丟失或更改而導致的錯誤）。另一方面，CRC生成器模塊重新生成新的FCS字段并將其附加在幀末尾，如IEEE 802.3標準中所定義。

On-The-Fly (OTF) 更正

OTF Correction模塊負責將相應的駐留時間動態添加到PTPv2事件數據包的CorrectionField字段中，如IEEE 1588-2008中針對單步TC的定義。也就是說，它不會等到接收到整個PTP消息才計算停留時間并將其添加到CorrectionField中。相反，一旦知道傳入消息的CorrectionField，就會盡快將停留時間添加到其中。

駐留時間橋

圖4. 駐留時間橋框圖

該模塊計算自PTP幀進入和離開TC以來經過的時間。每個消息的停留時間值被向下傳遞到OTF校正模塊。由于入口時間戳臨時存儲在存儲器中，并且計算的停留時間被傳遞到負責更新CorrectionField的模塊。

實驗結果

圖5. 左側為CorrectionField和測量延遲樣本之間的比較；

右側為停留時間出現的頻率

通過復制必要的模塊，該設計可以輕松擴展到兩個以上的端口：除了新的OTF校正器之外，每個新端口還應將兩個額外的WB Master 0和WB Master 1子模塊集成到駐留時間橋中，CRC檢查器和CRC生成器連接到每個新的出口端口。在資源利用方面，每個額外端口的空間需求比較少數的Slices Registers和LUTs。不需要復制WB Slave 0，但必須調整CAM/RAM存儲器的大小以應對PTP流量并在擁塞條件下正確執行。

03

虹科 IEEE 1588IP核方案

虹科IEEE1588v2兼容時鐘同步IP內核，它能夠準確地為IEEE 1588報文打上時間戳，并提供兼容的計時器，廣泛應用于汽車、工業、廣播和航空航天等行業。其能夠提供許多應用所需的精確時間同步，而不需要任何新的基礎設施。

TC應在級聯拓撲中使用，其中網絡設備擁塞狀況導致的延遲可能會影響協議性能。所提出的TC架構是以簡單的方式開發具有TC功能的以太網交換機的可行解決方案，具有完全的可擴展性和最小的資源利用率。由于塊RAM是利用率最高的資源，并且它們直接取決于CAM和RAM大小，因此應在實現過程中優化這兩個元素。如需進一步了解虹科IEEE 1588 PTP IP核解決方案，歡迎隨時聯系我們。