本文要點：

• 使 PCB 達到最佳模擬信號性能。
• 模擬版圖的 PCB 放置和布線技巧。
• 有助于 PCB 設計的 CAD 工具。

如今，有大批員工的辦公地點從傳統辦公室轉為遠程居家，數字時代的發展變化不言而喻。從在線文檔共享到視頻會議，遠程員工正在盡可能地利用計算機和網絡所帶來的便利。不過，我們是數字時代的一部分也并不意味著我們生活在數字世界中。

我們的世界充滿了聲色光影，必須通過模擬電子設備進行檢測和捕捉。之后，這些模擬信號必須轉換為數字格式，以供計算機和其他數字設備處理，然后才能以電子形式通過不同的網絡分享。在 PCB 中，這種格式轉換由混合信號電路完成，而為了滿足當今的電子需求，還有大量的前期工作需要完成。本文將介紹一些高速模擬版圖技巧，幫助我們順利完成混合信號 PCB 設計。

所有來源的模擬信號都必須轉換為相應的數字信號

混合信號 PCB 設計

從我們所見所聞，到溫度和運動，不同電子設備會捕捉到無數的感官事件。這些動作和事件都以模擬信號的形式被捕捉，然后經過轉換，在計算機等數字系統中進行處理。轉換由系統內的混合信號電路板中的模數轉換器完成。

根據信號來源的大小，模擬信號也會有所不同。例如，攝像頭或麥克風檢測到的光或聲的大小將改變所捕獲信號的振幅。然而，模擬電路的信號依賴于連續的電壓或電流，并在傳輸和接收過程中依靠精確的控制來得到正確解讀。相比之下，數字信號只有兩個值：開和關。這種結構上的特點使數字信號在傳輸時的誤差容許幅度更大，因此設計數字信號比設計模擬信號要更加容易。

PCB 設計師必須在版圖設計過程中對模擬和數字電路進行適當分離，以防止這兩種信號產生相互影響。下文將探討如何通過不同的方法實現這一點。

模擬電路版圖中需要將器件緊密放置

高速模擬版圖設計技巧：器件放置和走線布線

模擬和數字電路最終能否成功運行，在很大程度上取決于 PCB 設計中層堆疊的配置效果。高速信號需要相鄰層上具有參考平面，用作信號回流路徑，以減少噪聲并提高信號完整性。因此，在配置電路板層堆疊時，需要考慮到一般的放置方法，以確保在適當的層上有足夠的空間進行布線。設計師可以遵循高速模擬版圖設計技巧，來實現這一目標，如按器件的功能和電路塊對器件進行分組，并創建作為實際器件放置模板的布局規劃。布局規劃需要將數字和模擬電路在功能分區中相互隔離，而組與組之間的互連則用于直接布線。

布局規劃完成后，設計師可以直接放置器件。請記住，我們的目標是使布線盡可能短而直接，所以必須相應地調整元件的位置。這里總結了一些高速模擬版圖的設計技巧和放置注意事項，在設計模擬電路時需要格外注意：

放置元件

1. 元件的放置要便于彼此之間直接布線。

2. 不要將元件放置在不得不穿過模擬電路對數字信號進行布線的地方，反之亦然。

3. 盡可能地讓元件緊湊放置，以減少模擬走線的長度。

4. 切記，要根據裝配商推薦的可制造性設計 (Design for Manufacturability， DFM) 標準來放置元件。

5. 使噪聲大的元件（如 ADC）遠離電路板的邊緣，更多地將其放置在中心位置。

許多 PCB 設計師使用的工作流程是先放置元件然后再布線；然而，對于模擬版圖設計來說，同時放置元件和布線有時會有所幫助：

走線布線

1. 走線布線要盡可能短而直接。布線時，元件要盡量緊密放置，這將有助于減少可能的阻抗不匹配和信號反射。

2. 在對模擬電路進行布線時，要使用更寬的走線。

3. 盡可能將模擬走線限制在一個板層中。過孔會產生電感，在各層之間用過孔過渡的次數越少越好。

4. 布線時不要讓模擬走線穿過數字電路區域，也不要讓數字走線穿過模擬區域。

5. 盡可能將模擬和數字布線限制在各自的電路區域內，這將進一步減少可能的混合信號串擾。

模擬和數字信號布線的最后一條規則是，不要讓走線穿過參考平面的隔斷區域。如果布線穿過參考平面上的這些區域，則會由于信號返回路徑不佳而容易產生噪聲。

穿過這一區域在相鄰的層上布線可能會導致信號返回路徑受阻

模擬版圖設計中電源分配網絡建議

設計中的模擬和數字元件都需要獲得“干凈的”電源，但高速 PCB 經常被電源分配網絡中的諸多問題所困擾，如瞬態振鈴。要解決這種問題，通常要在設計中添加大量的去耦電容器，并在堆疊中將接地層和電壓層相鄰放置，以便提供較高的平面間電容。此處再次提醒，如何配置板層堆疊對混合信號設計的成功至關重要。

如何在設計上布置接地平面，對電路板的運行來說也是至關重要的。正如前文所述，信號不應該在接地平面被破壞的地方布線。如上圖所示，無論是接地平面上的空隙還是密集的過孔區域，接地平面遭到破壞都可能會阻斷信號的清晰返回路徑，迫使它在返回源頭的途中四處游蕩。這種游蕩是造成設計中出現電磁干擾和信號完整性不佳的主要原因之一。為了避免這些問題，需要確保信號在參考平面上有一個清晰的返回路徑，以獲得最佳的電路板性能。

Cadence? Allegro? PCB Editor 設計工具提供了先進的功能，可以幫助我們設計信號返回路徑，點擊下方視頻進行觀看：

在電路板上，信號回流路徑出現重大問題的罪魁禍首之一是分割接地平面。如果設計包括一個分割的平面，就不要讓走線布線穿過這個分割的平面。否則，信號的返回路徑將被完全切斷，造成更嚴重的信號完整性問題。然而，更好的做法是完全不分割接地平面。盡管許多人認為分割接地平面能更好地隔離電路的模擬和數字區域，但它產生的問題之多也會超出預期。前文已經提到了這不利于產生清晰的信號返回路徑，如果使用底盤接地，這還有可能在各部分之間引入共模電流。相反，如果有一個完整的接地平面，并將電路的模擬和數字區域分開放置和布線，就可以為必須在各部分之間移動的少數信號提供清晰的返回路徑。避免分割接地平面可以解決許多電磁干擾問題，實現“更干凈”的設計，因為模擬和數字信號會自然而然地在其走線周圍形成緊密的回流路徑。

顯然，在這樣的設計中，許多細節需要在 PCB 版圖中加以管理。此時，采用先進的設計系統可以為設計師提供更高層次的幫助。

Cadence Allegro PCB Editor的 Constraint Manager 可用于設置布線和過孔設計規則

有助于 PCB 設計的CAD 工具

要想按照嚴格的空間寬度放置元件，并為模擬電路進行不同走線寬度和間隔的布線，需要進行詳細的數據庫管理。確保充分設置并使用 CAD 系統的設計規則來控制這些約束條件。上圖是 Allegro Allegro PCB Editor中Constraint Manager（規則管理器）系統中的一個示例，展示了如何為單個元件或器件類和網絡類的器件間隙、走線寬度和間距輸入不同的值。

文章來源： Cadence楷登PCB及封裝資源中心