高速電路無疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分，因?yàn)楦咚?a target="_blank">信號很容易被干擾，導(dǎo)致信號質(zhì)量下降，所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況的發(fā)生。

在具體的高速電路布局布線中，這些知識技能需要掌握。

阻抗不連續(xù)

阻抗不連續(xù)也是常常會碰到的問題，走線的阻抗值一般取決于線寬與參考平面與走線之間的距離等等有關(guān)。

走線越寬，它的阻抗就越小。阻抗不連續(xù)這個現(xiàn)象在連接接口端子的焊盤與高速信號連接的過程中需要特別注意，因?yàn)槿绻涌诙俗拥暮副P特別大，而高速信號線又特別窄的話，就會出現(xiàn)大焊盤阻抗小，而高速信號的阻抗大，就會產(chǎn)生阻抗不連續(xù)，然后就會產(chǎn)生信號的反射。

所以在實(shí)際的設(shè)計(jì)過程中，為了防止阻抗不連續(xù)，就需要在接線端子或者器件的焊盤下面添加一個禁布銅皮，從而加大阻抗，使得阻抗連續(xù)。

另外過孔也會導(dǎo)致阻抗的不連續(xù)，所以為了消除或者減少這種影響，在PCB的內(nèi)層和過孔連接的中不需要的銅皮就應(yīng)該去除掉，具體實(shí)操時可以通過聯(lián)系溝通PCB加工廠來消除掉不需要的銅皮，從而包裝阻抗的連續(xù)。
差分信號

這是電路設(shè)計(jì)中常常會碰到的一種信號類型，在設(shè)計(jì)差分信號，尤其是高速差分信號時是必須要保證等寬，等間距來實(shí)現(xiàn)特定的差分阻抗值的，不然信號就會有問題。

在布置差分走線包含的區(qū)域內(nèi)，是不允許布置過孔或者相關(guān)元器件的，因?yàn)槿绻胖貌幌喔傻脑骷诶锩妫瑫?dǎo)致信號傳輸時出現(xiàn)EMC問題，并且會導(dǎo)致阻抗不連續(xù)。

另外，一些高速差分信號是需要串聯(lián)耦合電容的，在串聯(lián)這些耦合電容布局布線時，也是需要進(jìn)行對稱布置的，同時需要特別注意的是選用電容的封裝規(guī)格時，推薦使用0402，0603規(guī)格小一點(diǎn)的類型，0805等大小以上則盡量不要去使用。

布線時也是一樣，能不打過孔就不打過孔，如果碰上必須打過孔的情況，那過孔的分布也是需要對稱放置的。

等長

對于高速信號來說，等長是一個非常重要的概念，因?yàn)閷τ诟咚傩盘柦涌冢偩€傳輸?shù)刃枰紤]某些信號線之間的到達(dá)時間以及時間滯后誤差。

比如說某兩個信號，它們在傳輸時的要求是要一起到達(dá)，那就需要讓這兩個信號保證在一定的時滯誤差內(nèi)，不然信號傳輸就會出現(xiàn)問題，這個在實(shí)際設(shè)計(jì)時，必須要考慮好他們的走線等長。

有時候可能因?yàn)榘遄油庑蔚南拗贫鴮?dǎo)致走常規(guī)直線不能等長，這個時候就可以采用蛇形走線的方式來實(shí)現(xiàn)走線，從而滿足滯后誤差的要求。

同時要布置蛇形走線時，需要布置在信號的源頭處，不要放置在末尾，因?yàn)樵谠搭^的位置可以保證差分走線的信號大部分時間都是同步傳輸?shù)摹?/p>