国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

在組相聯cache中,用于替換cache line的算法有哪些?

冬至子 ? 來源:CSDN ? 作者:谷公子 ? 2023-10-08 11:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 在組相聯cache中,用于替換cache line的算法有哪些?

  • LRU(Least Recently Used)算法:該算法會跟蹤每個cache line的age(年齡)情況,并在需要時替換掉近期最少使用的cache line。
  • MRU(Most Recently Used)算法:這與LRU相反,最年輕的cache line會優先被替換掉。
  • PLRU(Pseudo LRU)算法:這與LRU相似,它沒有age跟蹤cache line(這樣開銷較大),只有1個或2個bit來跟蹤cache line使用情況。
  • LFU(Least Frequently Used)算法:該算法會跟蹤一個cache line訪問的頻率,并決定替換使用次數最少的cache line。
  • Random replacement算法:該算法不存儲任何信息,當需要替換時隨機選擇一個cache line。

2. Cache coherency的問題是什么?

在SMP(Shared Multiprocessor systems)中,多個處理器都有自己的cache,同一數據(同一地址)的多個副本可能同時存在于不同的cache中。如果允許每個處理器自由更新cache,則可能導致數據一致性被破壞了。例如:如果允許兩個處理器向相同的地址寫入值,那么在不同的處理器上讀取相同的地址可能會看到不同的值。

3. 基于snoop的緩存一致性協議和基于directory的緩存一致性協議有什么區別?

在基于Snoop的一致性協議中,來自處理器的數據請求被發送到共享系統里的所有其它處理器。其它處理器根據這個請求查看自己是否有數據的副本,并做出相應的響應。因此,每個處理器都試圖保持內存的一致性視圖。

在基于directory的一致性協議中,directory用于跟蹤哪些處理器正在訪問和緩存哪些地址。任何發出新請求的處理器都將檢查該directory,以了解是否有任何其它處理器用于數據副本,然后可以向該處理器發送點到點請求,以獲取最新的數據副本。

兩者的優缺點為:基于snoop的一致性協議用于較小的系統的話,如果有足夠的帶寬用于傳遞請求,它會更快。但對于較大的SMP系統不具有可伸縮性,因此需要為每個請求廣播消息,可能會使系統過載阻塞。基于directory的一致性協議由于在發送消息之前需要查找記錄的表,可能會有較長的延遲。但它沒有廣播消息,可伸縮性更好,通常用于較大的SMP系統中。

4. 什么是MESI協議?

MESI協議是具有多個write-back 類型cache的設計中最常用的cache一致性協議。MESI表示在所有cache中跟蹤每個cache line并用于響應snoop請求的狀態。這些不同的狀態可以解釋如下:

  • M(Modified):表示cache line數據相對于memory數據被修改過了,為dirty的。
  • E(Exclusive):此狀態表示cache line數據相對于內存是clean的,且只在該cache中存在。Exclusive屬性允許該cache所在的處理器對該cache line進行寫操作。
  • S(Shared):該狀態表示cache line被多個cache共享,并且相對memory也是clean的。由于這是在所有cache共享的,因此協議不允許直接對該cache line進行寫操作。
  • I(Invalid):該狀態表示cache line無效,沒有任何有效數據。
  • 當cache line處于除Invalid之外的任何狀態時,cache都可以處理讀請求。當cache line處于Modified或Exclusive狀態時,才可以處理寫請求。

5. 什么是MESIF和MOESIF協議?

這兩個協議都是MESI協議的擴展,引入了兩個新的狀態”F”和”O”,解釋如下:

  • F(Forward):F狀態時S狀態的一種特殊形式,表明cache應該通過轉發數據來充當給定cache line的任何請求的指定反饋者。如果系統中有多個cache具有處于S狀態的同一cache line,則將其中一個指定為F狀態,以便為來自不同處理器的新請求轉發數據。該協議確保,如果任何cache保存的cache line為S狀態,那么最多只有一個(其他)cache保存的cache line為F狀態。這種狀態有助于減少對memory帶寬的占用,因為沒有F狀態,即使一條cache line在多個cache中處于S狀態,它們都不能將數據轉發給請求讀或寫的不同處理器。(請注意,cache中的S狀態cache line只能服務于相同的處理器讀取)
  • O(Owned):O狀態時一種特殊的狀態,它是為了在不需要寫回memory的情況下在系統的不同cache中移動修改過的或dirty的數據而引入的。如果cache line還與其它可以使cache line保持S狀態的cache共享,則cache line需要從M狀態轉換到O狀態。O狀態有助于將修改后的數據推遲寫回memory,直到真正需要時再寫。

6. 什么是RFO?

RFO代表Read for Ownership。這是cache一致性協議中的一種操作。它是由處理器試圖寫入共享或無效狀態的cache line時發出的,這將導致所有其它處理器將該cache line的狀態設置為Invalid。RFO是意圖寫入該memory地址的讀操作。因此,該操作是排他的,它將數據讀到cache中,并使持有該memory地址的所有其它處理器的cache無效掉這個cache line。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20255

    瀏覽量

    252336
  • 存儲器
    +關注

    關注

    39

    文章

    7739

    瀏覽量

    171681
  • SMP
    SMP
    +關注

    關注

    0

    文章

    81

    瀏覽量

    20832
  • 狀態機
    +關注

    關注

    2

    文章

    499

    瀏覽量

    29152
  • cache技術
    +關注

    關注

    0

    文章

    41

    瀏覽量

    1366
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    什么是“TKU”( Dubhe-80 )?

    Interface 我目前的猜測是,T 可能代表張量(如機器學習),而 K 可能是用于神經網絡的內核(代數)。但 T 也可以代表 Trusted,K 也可以代表 Keys,所以有人知道 TKU 到底是什么?
    發表于 02-25 07:11

    【ESP32-C2系列】WT018684-S1/S1U模組規格書

    概述1特性01MCU內置ESP8684系列芯片,32位RISC-V單核處理器,支持高達120MHz的時鐘頻率576KBROM272KBSRAM(其中16KB專用于cache)SIPflash引入
    的頭像 發表于 02-04 18:20 ?154次閱讀
    【ESP32-C2系列】WT018684-S1/S1U模組規格書

    【ESP32-C2系列】WT018684-S5/S5U模組規格書

    概述1特性01MCU內置ESP8684系列芯片,32位RISC-V單核處理器,支持高達120MHz的時鐘頻率576KBROM272KBSRAM(其中16KB專用于cache)SIPflash引入
    的頭像 發表于 02-04 18:20 ?160次閱讀
    【ESP32-C2系列】WT018684-S5/S5U模組規格書

    【ESP32-C2系列】WT018684-S5/S5U模組產品介紹

    概述1特性01MCU內置ESP8684系列芯片,32位RISC-V單核處理器,支持高達120MHz的時鐘頻率576KBROM272KBSRAM(其中16KB專用于cache)SIPflash引入
    的頭像 發表于 01-28 18:20 ?353次閱讀
    【ESP32-C2系列】WT018684-S5/S5U模組產品介紹

    【ESP32-C2系列】WT018684-S1/S1U模組產品介紹

    概述1特性01MCU內置ESP8684系列芯片,32位RISC-V單核處理器,支持高達120MHz的時鐘頻率576KBROM272KBSRAM(其中16KB專用于cache)SIPflash引入
    的頭像 發表于 01-28 18:19 ?607次閱讀
    【ESP32-C2系列】WT018684-S1/S1U模組產品介紹

    請問030系列集成的PreFetch 和 Cache怎么用呀?

    各位大佬,030系列集成的PreFetch 和 Cache怎么用呀?有這方面的demo或者pdf操作流程么?
    發表于 01-19 07:07

    采用Prefetch+Cache架構什么優勢?

    我看官方說,采用Prefetch+Cache架構同頻CoreMark 計算力/功耗比超越同類產品,這優勢就是低功耗么?要是具體芯片比較的話,應該怎么比?
    發表于 12-11 07:35

    gd32h737 開啟cache程序跑飛是哪里的問題?

    gd32h737 rtthread 4.1.1版本上運行,開啟cache功能,程序跑飛,JLink連接失敗的。錯誤信息沒有。配置方式的說明嗎? /*! briefenable the CPU
    發表于 09-11 08:28

    STM32H7的MPU配置與D-Cache沖突如何解決???

    現象??: STM32H743 MPU 與 D-Cache 沖突問題詳細描述** 硬件環境 MCU 型號 :STM32H743VIT6 開發板 :自定義板(或 STM32H743I-EVAL 等
    發表于 06-23 17:32

    MCU緩存設計

    從Flash或外部存儲器讀取的指令,減少CPU因等待指令加載而停滯,適用于實時性要求高的場景(如中斷服務程序)。 D-Cache?:緩存從Flash、SRAM或外部存儲器讀取的數據,加速變量與堆棧的讀寫操作。 TCM(緊耦合內存)?:部分MCU(如STM32H743)設置
    的頭像 發表于 05-07 15:29 ?1116次閱讀

    請問RTD3.0.0修改bootloader的鏈接器的正確程序是什么?

    我正在嘗試更新鏈接器,以便我的應用程序可以與 uds bootloader 2.0.0 一起使用。但是,每當我鏈接器中進行更改時,應用程序啟動都會失敗。我在這里的問題是修改 bootloader
    發表于 04-14 13:29

    如何在NXP MCU上啟用D-Cache

    Data Cache,我已經能夠減少其他 MCU 的推理時間。我想知道如何在 NXP MCU 上啟用 D-Cache。任何其他性能提升策略也受到歡迎。
    發表于 03-27 07:48

    國產電壓基準源替換REF3025工業電源管理應用替換方案

    國產電壓基準源替換REF3025工業電源管理應用替換方案
    的頭像 發表于 03-19 09:44 ?1182次閱讀
    國產電壓基準源<b class='flag-5'>替換</b>REF3025<b class='flag-5'>在</b>工業電源管理應用<b class='flag-5'>中</b>的<b class='flag-5'>替換</b>方案

    國產AFE替換ADS1248壓力傳感器的應用

    國產AFE替換ADS1248壓力傳感器的應用
    的頭像 發表于 03-10 09:47 ?1056次閱讀
    國產AFE<b class='flag-5'>替換</b>ADS1248<b class='flag-5'>在</b>壓力傳感器<b class='flag-5'>中</b>的應用

    請問驚鴻7110是否支持cache維護指令?

    驚鴻7110是就sifive u74處理器的。查看了一下u74手冊,它是專門的cache維護指令CFLUSH.D.L1。賽昉官方版本編譯不通過。請問一下大佬,這個怎么解決呀?
    發表于 03-10 07:24