眾所周知，使用 "現成 "處理器內核的傳統設計方法存在局限性。傳統上，軟件工程師試圖使代碼適應所選處理器硬件的限制。另一種方法是對硬件和軟件進行共同優化，以創建定制計算解決方案，這一方案也可以定義為："以軟件定義硬件"。

要實現這一愿景，業界面臨的一個挑戰是處理器設計技能的短缺。本文將詳細探討該行業的技能趨勢，以及如何解決現有技能與需求不匹配的問題。

定制計算的機遇

與眾不同的差異化產品是系統設計者追求的目標。目前蘋果和特斯拉公司已經證明，利用自己的SoC直接增加了終端產品的價值和市場估值。這扭轉了數十年來處理器內核被整合為范圍越來越窄的處理器IP產品和供應商的局面。

在同一時間段內，半導體的擴展速度大幅放緩，對于許多應用而言，向更精細的新技術節點轉移的成本已經高得令人望而卻步。其直接結果是，越來越多的公司希望設計出與計算工作量相匹配的各種專用處理單元。

而這種專業化趨勢的一個主要障礙是可用的處理器設計技能人才數量有限。

三十年前，有許多處理器架構--即使是微處理器，也有x86、MIPS、SPARC、Z80和PowerPC可供選擇。在微控制器領域，許多IDM都有自己的架構。這意味著需要很多處理器設計人員來支持各種可用的架構。

15年前，x86主導了微處理器市場，Arm主導了不斷增長的移動電話應用處理器市場，這些市場出現了一些整合。隨著專有架構的衰落，Arm嵌入式內核占據了大部分市場份額。結果是處理器開發工作減少，許多設計團隊從處理器設計轉向從少數IP供應商那里選擇處理器產品。

處理器設計工程師的市場繼續萎縮，這導致學術界對處理器設計的興趣減少，具備處理器設計知識的大學畢業生逐漸減少。

如今，就在許多應用出現對定制計算的需求時，處理器設計技能卻十分稀缺。那么行業該如何解決這種不匹配？

振興大學處理器設計專業

從中期來看，增加學習處理器設計的學生人數非常重要。Codasip致力于通過我們的大學計劃幫助教育機構擴展課程。該項目旨在通過提供處理器設計自動化和課程材料，培養新一代處理器設計師。

從短期來看，設計自動化可以有效解決技能稀缺的問題。

處理器設計自動化

在過去30年的大部分時間里，處理器硬件設計一直以基于RTL的設計方法為主，并采用標準的EDA流程來驗證RTL代碼。軟件工具鏈的相應開發通常獨立于RTL設計。通常，GNU或LLVM等開源工具鏈被用作起點。為了確保硬件和軟件路徑的兼容性，必須嚴格遵守所選擇的ISA。即使是擁有強大微架構技術的公司也很少開發自己的ISA，而可能會從IP供應商處購買昂貴的架構許可。

與SoC上的其他數字塊不同，處理器必須同時考慮軟件和硬件的方方面面。孤立地開發硬件和軟件的效率很低，而且不能很好地分析折衷。

此時諸如Codasip Studio之類的處理器設計自動化工具，可以有效解決這一難題。Codasip Studio使用架構語言（如CodAL）來描述處理器。這些工具根據相同的描述自動生成硬件設計和軟件工具鏈。這種方法允許快速進行架構權衡，并確保硬件和軟件的一致性。

盡管有了處理器設計自動化，但只有少數團隊擁有創建新指令集和微體系結構的技能組合。具有定制架構的特定應用指令集處理器(ASIP)很少被設計出來，因為很難在一個團隊中結合架構、RTL設計、軟件工具鏈和應用軟件知識。

RISC-V的出現改變了游戲規則。RISC-V有一個簡單的基本指令集，它解決了開發指令集的關鍵問題。其次ISA是模塊化的，這意味著它可以通過結合RISC-V可選的標準擴展和自定義指令來滿足特定軟件工作負載的需求。這種靈活性是商業專有架構所無法比擬的，即使是可擴展的專有架構也滿足不了這一點。

漸進式設計

解決技術短缺的另一種方法是避免設計整個內核。如果RISC-V內核在架構語言中可用，那么就有可能通過簡單地設計 "delta"，從基線設計中創建衍生設計。首先，可以創建定制指令，其次可以進行微體系結構增強。

在密碼學、神經網絡和DSP等應用中，RISC-V定制指令可以顯著提高資源受限內核的性能。要創建自定義指令，必須對軟件進行剖析，以確定計算瓶頸，然后設計新的自定義指令來解決這些瓶頸。

還通過添加微體系結構特性，以改善輸入數據與處理器內核之間的接口。一個這方面成功的例子是Codasip應用團隊創建了一個先進先出寄存器鏈和權重存儲，以便在小型L31嵌入式內核上高效地實現卷積神經網絡（CNN）。

與設計全新內核相比，在現有內核上增加某些功能所需的技能人才要求則很少。例如，嵌入式軟件開發人員熟悉剖析和分析計算瓶頸。這些開發人員同時可以設計新的指令，并對軟件工作量進行重新定位。而硬件設計人員能夠在現有內核設計中增加增量架構特性。

責任編輯：彭菁