vivado仿真流程
vivado開發(fā)軟件自帶了仿真工具，下面將介紹vivado的仿真流程，方便初學者進行仿真實驗。
1、前期準備工作
在上一篇博客中我們已經(jīng)詳細介紹了vivado建立工程的流程，有需要的朋友可以移步http://www.3532n.com/d/2179253.html進行查看；本次我們在建立的工程基礎上進行仿真文件的添加和仿真演示。
2、添加仿真文件
第一步點擊Add Sources添加仿真文件，具體步驟如下：
接下來點擊Add or create simulation sources,再點擊Next
點擊Create File創(chuàng)建文件
一般將其命名為文件名_tb，其中tb為testbench的縮寫，一般為仿真測試文件，再點擊OK
最后點擊Finish完成文件創(chuàng)建
3、編寫仿真文件代碼
之后在sim_1文件夾下可以找到創(chuàng)建的文件
在上述部分完成仿真代碼的編寫之后點擊保存按鈕
4、進行仿真設置
鼠標右鍵點擊SIMULATION,之后再點擊Simulation Settings
上方紅框為仿真軟件，我們選擇Vivado Simulator也即vivado自帶的仿真軟件；下方為仿真語言類型我們選擇Mixed也即混合型
在Simulation中所示位置可以調節(jié)仿真的步進時長，此處設置為10ms；之后點擊OK完成設置
5、功能仿真
點擊Run Simulation 之后點擊第一個Run Behavioral Simulation 進行功能仿真
運行結束后即可查看仿真結果并且進行相應的調節(jié)觀察仿真波形圖
審核編輯：湯梓紅
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
仿真
+關注
關注
55文章
4524瀏覽量
138580 -
文件
+關注
關注
1文章
596瀏覽量
26101 -
開發(fā)軟件
+關注
關注
1文章
27瀏覽量
13396 -
Vivado
+關注
關注
19文章
859瀏覽量
71315
發(fā)布評論請先 登錄
相關推薦
熱點推薦
FPGA開發(fā)Vivado的仿真設計案例分析
、IES、VCS、Rivera-PRO和Active-HDl。 Vivado的仿真流程如下圖所示： ? ? 仿真可以在設計階段的不同時間點進行，主要包括如下三個階段： RTL級行為
基于linux系統(tǒng)實現(xiàn)的vivado調用VCS仿真教程
在linux系統(tǒng)上實現(xiàn)vivado調用VCS仿真教程 作用：vivado調用VCS仿真可以加快工程的仿真和調試，提高效率。 前期準備：確認安
Vivado設計之Tcl定制化的實現(xiàn)流程
其實Tcl在Vivado中還有很多延展應用，接下來我們就來討論如何利用Tcl語言的靈活性和可擴展性，在Vivado中實現(xiàn)定制化的FPGA設計流程。 基本的FPGA設計實現(xiàn)流程 FPGA
發(fā)表于 11-18 01:48
?4218次閱讀
Vivado綜合引擎的增量綜合流程
從 Vivado 2019.1 版本開始，Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設計變化較小時減少總的綜合運行時間。
發(fā)表于 07-21 11:02
?2219次閱讀
Vivado 開發(fā)教程(四) 行為仿真
本文介紹如何在教程(三)基礎上, 關聯(lián)ELF輸出文件并使用vivado對系統(tǒng)進行行為仿真。
發(fā)表于 03-01 10:25
?24次下載
Vivado設計流程指導手冊
Vivado 設計分為 Project Mode 和 Non-project Mode 兩種模式，一般簡單設計中，我們常用的是 Project Mode。在本手冊中，我們將以一個簡單的實驗案例，一步一步的完成 Vivado的整個設計流程
發(fā)表于 03-22 11:39
?51次下載
Vivado設計流程指導說明
Vivado 設計分為 Project Mode 和 Non-project Mode 兩種模式，一般簡單設計中，我們常用的是 Project Mode。在本手冊中，我們將以一個簡單的實驗案例，一步一步的完成 Vivado的整個設計流程
發(fā)表于 03-25 14:39
?28次下載
Vivado調用Questa Sim或ModelSim仿真小技巧
Vivado調用Questa Sim或ModelSim仿真中存在的一些自動化問題的解決方案。 Vivado調用Questa Sim仿真中存在的一些問題 首先說明一下Modelsim與Q
Xilinx FPGA Vivado開發(fā)流程介紹
系統(tǒng)性的掌握技術開發(fā)以及相關要求，對個人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對大家有所幫助。本次帶來Vivado系列，Vivado開發(fā)軟件開發(fā)設計流程。話不多說，上貨。
用TCL定制Vivado設計實現(xiàn)流程
今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進階》系列：用TCL定制Vivado設計實現(xiàn)流程。
vivado創(chuàng)建工程流程
vivado的工程創(chuàng)建流程對于大部分初學者而言比較復雜，下面將通過這篇博客來講解詳細的vivado工程創(chuàng)建流程。幫助自己進行學習回顧，同時希望可以對有需要的初學者產生幫助。
Vivado調用Modelsim仿真
Modelsim是十分常用的外部仿真工具，在Vivado中也可以調用Modelsim進行仿真，下面將介紹如何對vivado進行配置并調用Modelsim進行
Vivado設計套件用戶指南(設計流程概述)
電子發(fā)燒友網(wǎng)站提供《Vivado設計套件用戶指南(設計流程概述).pdf》資料免費下載
發(fā)表于 09-15 09:55
?2次下載
vivado主界面及設計流程
Vivado設計主界面，它的左邊是設計流程導航窗口，是按照FPGA的設計流程設置的，只要按照導航窗口一項一項往下進行，就會完成從設計輸入到最后下載到開發(fā)板上的整個設計流程。
vivado仿真時GSR信號的影響
利用vivado進行設計xilinx FPGA時，寫完設計代碼和仿真代碼后，點擊run simulation（啟動modelsim進行仿真）。
工商網(wǎng)監(jiān)
評論