国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

【筆記】在高電平與低電平的夾縫中生存另外一種電平

撞上電子 ? 2023-06-06 09:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 高阻態的基本概念:高阻態是指邏輯電路或接口中的一種狀態,當設備處于高阻態時,其輸出引腳與信號線斷開連接,表現出非常高的電阻。這種狀態下,輸出信號不會對其他電路產生影響,實現了信號的隔離和不干擾。2. 高阻態的作用和優勢:- 總線沖突避免:在多個設備共享同一條總線進行數據傳輸的情況下,通過將未使用的設備的輸出引腳切換到高阻態,可以避免總線沖突。例如,在I2C總線上,每個設備都有一個地址,當某個設備不需要進行數據傳輸時,將其輸出引腳切換到高阻態,避免與其他設備的輸出引腳沖突。 - 降低功耗:在低功耗應用或電池供電的設備中,將未使用的設備的輸出引腳切換到高阻態可以降低功耗。因為高阻態下,輸出引腳不會導通,減少了電流消耗,延長了電池壽命。- 輸入輸出控制:高阻態允許對設備的輸入和輸出狀態進行控制。通過將輸出引腳切換到高阻態,可以斷開設備與外部電路的連接,實現對外部電路狀態的控制或進行電平轉換。3. 高阻態的命名和表示方法: - 邏輯門中的高阻態:在邏輯門中,常用的表示高阻態的符號為 "Z" 或 "HIZ"。例如,在三態門(Tri-state Gate)中,輸出引腳在高阻態時通常被表示為 "Z"。在數電符號中,也可以使用懸空線表示高阻態。- 開漏輸出中的高阻態:開漏輸出器件在高阻態下只能拉低信號線,而無法主動拉高。在這種情況下,通常需要通過外部上拉電阻將信號線拉高,使其處于高電平狀態。下面是一些例子,展示了高阻態在實際應用中的使用場景:1. I2C總線通信:在多個I2C設備共享同一條總線時,當某個設備不需要進行數據傳輸時,將其輸出引腳切換到高阻態,避免與其他設備的輸出引腳沖突。2. 總線驅動:在總線驅動器中,當驅動器未使能或未選擇某個設備時,將其輸出引腳切換到高阻態,以確保總線上的數據傳輸不受未使用設備的干擾。
3. 電源管理:在電池供電的設備中,將未使用的模塊或外設的輸出引腳切換到高阻態,降低功耗,延長電池壽命。綜上所述,高阻態是一種重要的電路狀態,通過切換設備的輸出引腳到高阻態,可以實現信號隔離、沖突避免、功耗降低和輸入輸出控制。具體的應用場景和方式根據不同的電路設計和需求而異。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 電平
    +關注

    關注

    5

    文章

    372

    瀏覽量

    41618
  • 高電平
    +關注

    關注

    6

    文章

    225

    瀏覽量

    22824
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    個MOSFET電平轉換電路原理

    電路原理很簡單,分兩情況: 1.從A到B A為高電平時,MOS管關斷,B端通過上拉,輸出高電平; A為低電平時,MOS管內的體二極管導通,使MOS管的S極被拉低,從而使Vgs
    發表于 12-04 06:27

    單片機TTL和CMOS電平知識

    輸入電平高電平Uih >= 2.0v,低電平 Uil <= 0.8v TTL電壓:般為5V,現在也有LVTTL支持3.3V、2.5V、1.8V。為了方便,后面統稱
    發表于 12-03 08:10

    Texas Instruments TXU0202電壓電平轉換器技術解析與應用指南

    Texas Instruments TXU0202/TXU0202-Q1電壓電平轉換器是款2位、雙電源非反向固定方向電壓電平轉換器件。Ax引腳以V~CCA~邏輯電平為基準,OE引腳可
    的頭像 發表于 09-16 14:53 ?1000次閱讀
    Texas Instruments TXU0202電壓<b class='flag-5'>電平</b>轉換器技術解析與應用指南

    請問為什么M0519引腳的某些部分在配置為GPIO功能后無法將輸出控制到高電平低電平狀態?

    為什么M0519引腳的某些部分在配置為GPIO功能后無法將輸出控制到高電平低電平狀態?
    發表于 08-27 15:00

    當I/O上電初始配置為準高電平時,需要多少個下拉電阻來保持I/O低電平

    當I/O上電初始配置為準高電平時,需要多少個下拉電阻來保持I/O低電平
    發表于 08-26 07:40

    當I/O上電初始配置為準高電平時,需要多少個下拉電阻來保持I/O低電平呢?

    當I/O上電初始配置為準高電平時,需要多少個下拉電阻來保持I/O低電平
    發表于 08-21 07:54

    什么情況會導致BUFFER_RYD直為低電平

    直為低電平 按照“Detailed LVDS transaction diagram”中的流程,完成“PHY and LINK training”后,BUFFER_RDY信號應該從低電平
    發表于 08-14 06:21

    為什么 KT142C 芯片 BUSY 腳空閑高電平僅 0.2V?附低功耗模式配置指南

    文檔圍繞 KT142C 芯片 busy 引腳展開,該引腳為 15 腳 PA12,播放時輸出低電平,空閑時本應輸出 3.3V 高電平,但芯片空閑 5 秒進入 2μA 超低功耗狀態后,busy 腳呈高阻
    的頭像 發表于 06-16 09:38 ?1301次閱讀
    為什么 KT142C 芯片 BUSY 腳空閑<b class='flag-5'>高電平</b>僅 0.2V?附低功耗模式配置指南

    有幾種電平轉換電路,適用于不同的場景

    ,I2Cdata/clk腳雙方直接通訊等。當器件的IO電壓不樣的時候,就需要進行電平轉換,不然無法實現高低電平的變化。二.電平轉換電路常見的有幾種
    的頭像 發表于 05-12 19:33 ?2017次閱讀
    有幾種<b class='flag-5'>電平</b>轉換電路,適用于不同的場景

    電平轉換電路設計原理和常見問題及解決辦法

    原理分析 當輸入端3.3V為低電平時,D1導通,輸出端 1.8V為低電平,實現兩端都為低電平。當輸入端 3.3V為高電平時,D1截止,輸出端被 R1 上拉至 1.8V ,為
    發表于 04-27 15:54

    DS1232LPS-2+T&amp;R,什么情況下,5腳RST會直輸出高電平

    DS1232LPS-2+T&R,這款芯片在什么情況下,5腳RST會直輸出高電平?(正常時序是上電有個400多ms的高電平后,直處于低電平
    發表于 04-18 07:51

    TPS3824-Q1 高電平低電平有效,汽車電壓監控器(復位IC)帶看門狗和手動復位技術手冊

    閾值電壓 VIT? 以下,電源電壓監控器就會監控 VDD 并保持 RESET 低電平。內部定時器延遲輸出返回到非活動狀態 (高),以驗證系統復位是否正確。延遲時間 td VDD 上升到閾值電壓 VIT - 以上后開始。當電源電壓降至閾值電壓 VIT? 以下時,輸出再次
    的頭像 發表于 04-11 18:01 ?934次閱讀
    TPS3824-Q1 <b class='flag-5'>高電平</b>和<b class='flag-5'>低電平</b>有效,汽車電壓監控器(復位IC)帶看門狗和手動復位技術手冊

    為什么T4240的HRESET引腳總是低電平

    ,RCW_SRC也由 CPLD 控制。 (2) T4240 的 HRESET 引腳用 4.7K 電阻從外部上拉。 調試過程中,我們遇到了個奇怪的現象:HRESET_B 引腳始終保持低電平。我們進行了以下實驗來
    發表于 04-04 08:10

    如何在不使用DMA的情況下減少ECSPI CS高電平時間?

    我遇到了個問題,即 Chip Select (CS) 大約 5 μs 內保持高電平。 最初,使用 DMA 時,我觀察到 SCLK (
    發表于 03-31 06:56

    硬件基礎篇——TTL與CMOS電平

    電平規范 1、名稱解釋Uoh -> 輸出高電平,Uol -> 輸出低電平;Uih -> 輸入高電平,Uil ->
    發表于 03-22 15:21