10.1.5 負(fù)柵電容晶體管∈《集成電路產(chǎn)業(yè)全書》
Negative Capative MOSFET(NC-MOSFET)
審稿人：北京大學(xué) 蔡一茂 喻志臻
https://www.pku.edu.cn
審稿人：北京大學(xué) 張興
10.1 非傳統(tǒng)新結(jié)構(gòu)器件
第10章 集成電路基礎(chǔ)研究與前沿技術(shù)發(fā)展
《集成電路產(chǎn)業(yè)全書》下冊(cè)
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
晶體管
+關(guān)注
關(guān)注
78文章
10396瀏覽量
147831
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
【「芯片設(shè)計(jì)基石——EDA產(chǎn)業(yè)全景與未來展望」閱讀體驗(yàn)】--全書概覽
國(guó)內(nèi)集成電路設(shè)計(jì)EDA行業(yè)領(lǐng)頭羊一員，以實(shí)事求是、開拓創(chuàng)新，積極進(jìn)取精神 向讀者展現(xiàn)講解，也是在激勵(lì)集成電路EDA產(chǎn)業(yè)不斷發(fā)展壯大，勇立潮頭。
發(fā)表于 01-18 17:50
集成電路版圖設(shè)計(jì)的核心組成與關(guān)鍵步驟
在集成電路設(shè)計(jì)中，版圖（Layout）是芯片設(shè)計(jì)的核心環(huán)節(jié)之一，指芯片電路的物理實(shí)現(xiàn)圖。它描述了電路中所有元器件（如晶體管、電阻、電容等）及
電壓選擇晶體管應(yīng)用電路第二期
電壓選擇晶體管應(yīng)用電路第二期
以前發(fā)表過關(guān)于電壓選擇晶體管的結(jié)構(gòu)和原理的文章，這一期我將介紹一下電壓選擇晶體管的用法。如圖所示：
當(dāng)輸入電壓Vin等于電壓選擇
發(fā)表于 11-17 07:42
晶體管的基本結(jié)構(gòu)和發(fā)展歷程
隨著集成電路科學(xué)與工程的持續(xù)發(fā)展，當(dāng)前集成電路已涵蓋二極管、晶體管、非易失性存儲(chǔ)器件、功率器件、光子器件、電阻與電容器件、傳感器件共 7 個(gè)
多值電場(chǎng)型電壓選擇晶體管結(jié)構(gòu)
多值電場(chǎng)型電壓選擇晶體管結(jié)構(gòu)
為滿足多進(jìn)制邏輯運(yùn)算的需要，設(shè)計(jì)了一款多值電場(chǎng)型電壓選擇晶體管。控制二進(jìn)制電路通斷需要二進(jìn)制邏輯門電路，實(shí)際上是對(duì)電壓的一種選擇，而傳統(tǒng)二進(jìn)制邏輯門
發(fā)表于 09-15 15:31
下一代高速芯片晶體管解制造問題解決了！
大多數(shù)電路中，兩種晶體管共用一個(gè)柵極，但壁會(huì)阻擋這種連接，除非柵極延伸到其上方，這會(huì)增加不必要的電容。
最后，內(nèi)壁叉柵僅覆蓋溝道的三面，與 GAA 設(shè)計(jì)相比，其控制能力有所減弱，尤其是
發(fā)表于 06-20 10:40
鰭式場(chǎng)效應(yīng)晶體管的原理和優(yōu)勢(shì)
自半導(dǎo)體晶體管問世以來，集成電路技術(shù)便在摩爾定律的指引下迅猛發(fā)展。摩爾定律預(yù)言，單位面積上的晶體管數(shù)量每?jī)赡攴环@一進(jìn)步在過去幾十年里得到了充分驗(yàn)證。
低功耗熱發(fā)射極晶體管的工作原理與制備方法
集成電路是現(xiàn)代信息技術(shù)的基石，而晶體管則是集成電路的基本單元。沿著摩爾定律發(fā)展，現(xiàn)代集成電路的集成度不斷提升，目前單個(gè)芯片上已經(jīng)可以
無結(jié)場(chǎng)效應(yīng)晶體管詳解
當(dāng)代所有的集成電路芯片都是由PN結(jié)或肖特基勢(shì)壘結(jié)所構(gòu)成：雙極結(jié)型晶體管（BJT）包含兩個(gè)背靠背的PN 結(jié)，MOSFET也是如此。結(jié)型場(chǎng)效應(yīng)晶體管（JFET） 垂直于溝道方向有一個(gè) PN結(jié)，隧道穿透
實(shí)用電子電路設(shè)計(jì)（全6本）——晶體管電路設(shè)計(jì) 下
由于資料內(nèi)存過大，分開上傳，有需要的朋友可以去主頁(yè)搜索下載哦~
本文共分上下二冊(cè)。本文檔作為下冊(cè)主要介紹晶體管/FET電路設(shè)計(jì)技術(shù)的基礎(chǔ)知識(shí)和基本實(shí)驗(yàn),內(nèi)容包括FET放大電路、源極跟隨器
發(fā)表于 05-15 14:24
中國(guó)集成電路大全 接口集成電路
資料介紹本文系《中國(guó)集成電路大全》的接口集成電路分冊(cè)，是國(guó)內(nèi)第一次比較系統(tǒng)地介紹國(guó)產(chǎn)接口集成電路的系列、品種、特性和應(yīng)用方而知識(shí)的書籍。全書共有總表、正文和附錄三部分內(nèi)容。總表部分列有
發(fā)表于 04-21 16:33
多值電場(chǎng)型電壓選擇晶體管結(jié)構(gòu)
多值電場(chǎng)型電壓選擇晶體管結(jié)構(gòu)
為滿足多進(jìn)制邏輯運(yùn)算的需要，設(shè)計(jì)了一款多值電場(chǎng)型電壓選擇晶體管?？刂贫M(jìn)制電路通斷需要二進(jìn)制邏輯門電路，實(shí)際上是對(duì)電壓的一種選擇，而傳統(tǒng)二進(jìn)制邏輯門
發(fā)表于 04-15 10:24
晶體管電路設(shè)計(jì)（下）
晶體管，F(xiàn)ET和IC，F(xiàn)ET放大電路的工作原理，源極接地放大電路的設(shè)計(jì)，源極跟隨器電路設(shè)計(jì)，F(xiàn)ET低頻功率放大器的設(shè)計(jì)與制作，柵極接地放大電路
發(fā)表于 04-14 17:24
晶體管電路設(shè)計(jì)（上） 【日 鈴木雅臣】
晶體管和FET的工作原理，觀察放大電路的波形，放大電路的設(shè)計(jì)，放大電路的性能，共發(fā)射極應(yīng)用，觀察射極跟隨器的波形，增強(qiáng)輸出電路的設(shè)計(jì)，射極跟
發(fā)表于 04-14 16:07
集成雙極晶體管的MOSFET驅(qū)動(dòng)電路以及外圍器件選型設(shè)計(jì)講解
前言
在MOSFET驅(qū)動(dòng)電路中，經(jīng)常會(huì)遇到使用集成雙極晶體管BJT作為柵極驅(qū)動(dòng)器的情況。這種設(shè)計(jì)在PWM控制或電機(jī)驅(qū)動(dòng)中非常常見，尤其是在需要快速開關(guān)和高效率時(shí)。下面是一個(gè)典型的帶有BJT的柵極驅(qū)動(dòng)
發(fā)表于 03-11 11:14
工商網(wǎng)監(jiān)
評(píng)論