數字社會，似乎人人都離不開智能手機。如今的智能手機不僅功能五花八門、支持多任務處理，還有較長的續航時間，這表明移動設備開發者在電源管理方面謹慎地做了權衡。如今手機中的芯片通常具有數十億個門，超過2000萬行代碼以及數百個電源域。要讓這樣的設備在能效表現上保持最佳水平，需要找到合適的平衡點。

多年來，芯片開發者一直在優化SoC，設法讓芯片的某些部分在閑置時進入睡眠模式。比如，在智能手機上使用地圖App時，手機芯片中負責運行電子郵件系統的部分便可以關閉。但是，確保芯片時刻為使用做好準備則是一項艱巨的任務。

鑒于如今低功耗SoC的規模和復雜性，驗證和簽核工作只會變得愈發具有挑戰性。然而，這些環節卻比以往任何時候都更加重要，因為有些錯誤如果未被發現，可能對芯片有害，甚至帶來更嚴重的影響。不過，SoC驗證技術已經有了很大的發展，能夠支持如今大規模的芯片設計。例如，新思科技的VC LP靜態低功耗驗證解決方案提供了650多項檢查功能，并具備全芯片驗證功能和性能，能夠實現完整的低功耗靜態簽核。目前，該解決方案還增加了高級功能檢查，有助于驗證開發者找到潛在的功能問題。如果等到仿真過程中再來檢測這些問題，則會非常耗費資源。本文將展開探討新思科技的VC LP解決方案如何助力實現更快、更全面的調試，幫助開發者打造高質量、高性能芯片。

通過機器學習和層次化方法加快SoC調試

從智能手機到服務器和各種網絡設備，如今越來越多的電子產品都離不開高級電源管理功能。借助各種低功耗SoC設計技術，比如功率門控、保留單元、低VDD待機、隔離單元的使用和動態電壓率調整（DVS），開發者可以使用行業標準IEEE 1801統一電源格式（UPF）功耗設計意圖語言作為通用語言來指定設計的功耗設計意圖，實現精細化電源管理。但是，這些技術也會在設計流程的不同階段增加新的設計元素。鑒于低功耗SoC的設計架構和行為性質，其芯片驗證和簽核要比永不斷電的SoC設計更具挑戰性。

VC LP靜態檢查解決方案有助于增強和加快調試過程，確保仿真過程專注于捕獲動態低功耗錯誤。新思科技VC LP解決方案可在RTL上或綜合及布局布線后運行，能夠比傳統方法更早、更快地捕獲低功耗錯誤。該解決方案還具備在整個設計流程中全面運行低功耗靜態檢查的重要能力，能夠準確驗證設計的正確實現和行為。

雖然這種靜態檢查工具通常是在小模塊（比如IP級別）上運行的，但該VC LP解決方案已擴展為能夠在更大的模塊、更大的設計，甚至是整個芯片上運行。在該解決方案中，多線程解決了運行時問題，而機器學習（ML）驅動的引擎則能為開發者指出問題所在及其根本原因和影響。下面我們介紹其中兩項最新的功能。

機器學習驅動的根本原因分析

如今的一些大型設計可能存在多達一百萬個違例，因此如果解決方案能夠智能地對問題進行分類并提供解決問題的線索，便可幫助開發者節省大量的時間和精力，讓其專注于分析違例原因并解決問題。事實上，通過手動調試來管理簽核過程中報告的大量問題并不可行，而且容易出錯。

圖1：新思科技VC LP中機器學習驅動的根本原因分析結果

新思科技VC LP解決方案具有機器學習驅動的根本原因分析功能，能夠創建“智能分組”并向開發者提示準確的根本原因，幫助減少調試時間。開發者可以將現有違例分類到智能集群中，以此捕獲違例原因和違例影響，從而專注于分析違例原因并修復問題。

靜態抽象模型

新思科技VC LP解決方案中的靜態抽象模型（SAM）能夠以最佳結果質量（QoR）實現層次化驗證，與展平運行相比，性能更出色。這些模型僅包含與頂層或其他模塊交互的塊級邏輯部分，完全包含在塊內的所有連接或路徑都將被舍棄。頂層集成者以專注于頂層違例和集成，而不必擔心層次結構深處通常由塊所有者解決的違例。通過SAM流程，客戶可實現高達15倍的容量和運行時間增益，同時減少內存使用量。

圖2：新思科技VC LP靜態抽象模型層次結構

總結

從智能手機到服務器，各種功耗敏感型設備和系統需要低功耗SoC，以提供預期性能和所需能效。雖然先進的電源管理技術有助于實現預期結果，但也加大了低功耗設計的驗證和簽核難度。憑借最新的增強功能，新思科技的VC LP靜態低功耗驗證解決方案可以幫助開發者在開發早期發現與功耗相關的錯誤并予以修復。鑒于當今低功耗SoC的規模和復雜性，如果調試輔助工具具備機器學習能力和大規模容量，足以幫助開發者更輕松地打造出色的產品。

審核編輯：劉清