“大數據”、“物聯網”、“移動”、“網絡”和“存儲”應用是下一代高性能系統的關鍵驅動力。為了滿足新興應用的帶寬要求，需要增加通道寬度或速度。增加車道寬度并不具有成本效益，因此提高速度是最好的可行選擇。與 PCIe 4.0 的 16GT/s 相比，PCIe 8.3 將每通道吞吐量翻了一番，達到 0GT/s，在不增加通道寬度的情況下提供了更高的性能。

PCIe 4.0 架構向后兼容前幾代 PCIe。為前幾代設計的設備仍然可以在新技術下正常運行。下圖顯示了 PCIe 規范的演變。

PCIe 4.0 規范有多個草案版本，在每個草案版本中添加了增量功能并修改了現有功能。一些早期的ECN，如re-timer，DVSEC，PASID-ATS也被添加/應用于PCIe 4.0規范。以下列表總結了 PCIe 4.0 新添加/更改的功能：-

速度更改為 16GT/s

4.0 的均衡更新（8 GT/s 至 16 GT/s）

TSx 操作系統更改

16 GT/秒 EIEOS

SKP 操作系統更改 （CTRL SKP）

輪詢。合規性更新

10 位標簽

數據鏈路功能交換

流量控制擴展

接收邊距

重定時器

配置空間寄存器更新

PCIe 5.0 到來

PCIe 5.0 規范將進一步將速度提高到 32 GT/s。該委員會分享說，許多 PCIe 4.0 功能將在 PCIe 5.0 中重復使用，只需稍作更改以納入速度變化。以下是 PCIe 5.0 中預期功能的列表：

第 5 代信令速率為 32 GT/s

重用128b/130b編碼（類似于8 GT/s和16 GT/s）

均衡更改

32 GT/秒 EIEOS

審核編輯：郭婷