Cadence Allegro飛線的隱藏關閉

在PCB設計過程中，一把布線的順序是先走信號線，然后進行電源的處理、電源的分割，然而電源的飛線是非常多的，非常影響信號線的布線，所以剛開始會將電源的飛線進行隱藏，具體操作的步驟如下所示：

1.點擊執行菜單命令Logic-Identify DC Nets，如圖1所示，定義電源的電壓屬性；

圖1 定義電壓屬性示意圖

2.進入電壓設置界面，可以從網絡列表選擇網絡，也可以是鼠標去PCB界面進行點擊，如圖2所示，我們選擇到GND網絡，目前是沒有賦予電壓值的，顯示是None，在Voltage欄輸入電壓值為0，這樣飛線就會收起來了；

圖2將電源飛線收起示意圖

3.如圖3所示，將電壓值指定好以后，點擊Apply命令運用下，飛線就收起來，不會到處飛，方便對其它信號線的布線以及規劃。其它電源的飛線，跟這個的處理方法是一致的，也是賦予電壓值即可，是多少伏特的電壓值就賦予多少電壓值即可。

上述，就是在Allegro軟件中，對電源飛線進行隱藏的方法解析，當信號線布完之后，需要顯示電源的飛線，將之前的賦予的電壓值進行刪除即可。

圖3 地網絡飛線收起示意圖

聲明：

本文凡億教育原創文章，轉載請注明來源！

投稿/招聘/廣告/課程合作/資源置換請加微信：13237418207

往期文章精彩回顧

嘉立創EDA專業版PCB絲印的快速調整方法

嘉立創EDA專業版尺寸標注操作教程

嘉立創EDA專業版PCB距離測量操作

點擊“閱讀原文”查看更多干貨文章

原文標題：?Cadence Allegro飛線的隱藏關閉

文章出處：【微信公眾號：凡億PCB】歡迎添加關注！文章轉載請注明出處。

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。舉報投訴

原文標題：?Cadence Allegro飛線的隱藏關閉

文章出處：【微信號：FANYPCB，微信公眾號：凡億PCB】歡迎添加關注！文章轉載請注明出處。