7. 存儲器

RA2 MCU支持4GB的線性地址空間，范圍為0000 0000h到FFFF FFFFh，其中可以包含程序、數據和外部存儲器總線。程序和數據存儲器共用地址空間；可使用單獨的總線分別訪問這兩個存儲器，從而提高性能并允許在同一個周期訪問程序和數據。存儲器映射中包含片上RAM、外設I/O寄存器、程序ROM、數據閃存和外部存儲器區域。

圖13. RA2A1存儲器映射

7.1 SRAM

RA2 MCU提供帶奇偶校驗位或ECC（糾錯碼）的片上高速SRAM模塊。SRAM0的前32 KB區域受ECC控制。奇偶校驗在其他區域執行。下表列出了SRAM規范。SRAM模塊的數量和容量因產品而異。有關詳細信息，請參見《硬件手冊》。

圖14. RA2A1 SRAM規格

7.2 外設I/O寄存器

外設I/O寄存器塊出現在存儲器映射中的不同位置，具體取決于設備和當前的工作模式。大多數外設I/O寄存器占用的地址范圍為4000 0000h到400F FFFFh。但是，位置和大小可能會因產品而異。有關詳細信息，請參見《硬件手冊》。有關詳細信息，可參見“I/O寄存器”附錄，也可參見每個外設功能的寄存器說明。該區域包含在所有工作模式下始終可用的寄存器。用于控制訪問閃存的閃存I/O寄存器占據兩個區域，即4000 0000h至400F FFFFh和407E 0000h至407E FFFFh。

Renesas FSP包含采用CMSIS數據結構的C頭文件，這些文件將特定器件的所有外設I/O寄存器映射到易于訪問的I/O數據結構。

7.3 片上閃存

RA2 MCU具有兩個閃存部分：代碼閃存和數據閃存，各部分的大小和可編程周期容量因產品而異。閃存控制單元（FCU）控制閃存的編程和擦除。閃存應用程序命令接口（FACI）根據指定的FACI命令控制FCU。

代碼閃存旨在存儲用戶應用程序代碼和常量數據。數據閃存旨在存儲可能不時更新的信息，例如配置參數、用戶設置或記錄的數據。數據閃存區域中的編程和擦除單位遠小于代碼閃存的單位。以RA2A1為例，代碼閃存以64-bit為單位進行編程，以2-KB為單位進行擦除；而數據閃存以8-bit為單位進行編程，以1-KB為單位進行擦除。單位大小因產品而已。具體請參見《硬件手冊》中的“數據閃存”的章節。

數據閃存和代碼閃存區域均可通過應用程序代碼進行編程或擦除。這樣，無需連接外部編程工具即可完成現場固件更新。

Renesas FSP為代碼閃存和數據閃存提供了HAL層驅動程序。

下圖給出了代碼閃存和數據閃存的規格。

圖15. RA2A1 MCU上的代碼閃存和數據閃存規范

注：代碼閃存的擦除狀態為FFh，但數據閃存的擦除狀態未定義。

7.3.1 后臺操作

RA2 MCU支持通過后臺操作訪問代碼閃存和數據閃存。這意味著當開始執行編程或擦除操作時，用戶可以繼續從除正在操作的存儲區以外的存儲區中執行和訪問存儲器。例如，在對數據閃存進行擦除或編程操作時，CPU可以從代碼閃存執行應用程序代碼。同樣，在對代碼閃存進行擦除或編程操作時，CPU可以從SRAM執行應用程序代碼。這項規則的唯一例外是，在對代碼閃存進行編程或擦除期間無法訪問數據閃存。

7.3.2 ID代碼保護

RA2 MCU在選項設置存儲區中有一個用作ID代碼的128位存儲器。如果此ID代碼保留為空（0xFF），則不會使能任何保護，并且可以通過引導模式或使用片上調試器來訪問MCU。如果設置了ID代碼，則用戶可以控制對這些模式的訪問。用戶可以選擇始終禁止連接，或者可以選擇在輸入匹配的ID代碼時允許連接。有關更多信息，請參見“OCD/串行編程ID設置寄存器（OSIS）”和“ID代碼保護”以及《RA2 MCU硬件手冊》中的相關部分。

圖16 顯示了Renesas FSP配置器提供的用于設置ID代碼保護的選項。

圖16. 使用Renesas FSP配置器為RA2A1設置ID代碼

注：必須謹慎處理ID代碼保護設置，以避免發生可能導致阻止訪問MCU的錯誤。

7.3.3 存儲器保護單元

RA2微控制器具有存儲器保護單元（MPU）。這些單元能夠保護各種MCU區域免遭非法訪問。具體選項包括允許讀寫、禁止寫入和禁止讀寫。通過在特定的存儲器地址上設置相應的常數值可選擇這些選項之一。有關更多詳細信息，請參見《硬件手冊》中的“存儲器保護單元”部分。

圖17. 使用Renesas FSP配置器RA2A1設置MPU

注：必須謹慎處理MPU設置，以避免發生可能導致阻止訪問MCU區域的錯誤。

7.4 字節順序的限制

存儲器空間必須采用小端法才能在Cortex-M內核上執行代碼。