組合邏輯電路

組合邏輯電路: 電路在任一時刻的輸出狀態僅由該時刻的輸入信號決定,與電路在此信號輸入之前的狀態無關.

組合邏輯電路的分析

分析方法

分析步驟:

(1) 根據邏輯電路圖,寫出輸出邏輯函數表達式;

(2) 根據邏輯表達式,列出真值表;

(3) 由真值表或表達式分析電路功能.

例: 分析下圖所示邏輯電路

邏輯功能:一致電路

組合邏輯電路設計

一般步驟:

(1) 由實際邏輯問題列出真值表;

(2) 由真值表寫出邏輯表達式;

(3) 化簡、變換輸出邏輯表達式；

(4) 畫出邏輯圖。

例: 試用與非門設計一個三變量表決電路,表決規則為少數服從多數.

解: (1) 列真值表

設: 由A、B、C表示三個輸入變量，F表示表決結果。并設A、B、C為1表示贊成，為0表示反對；F為1表示表決通過，為0 表示不通過。

(2) 化簡、求最簡函數表達式

(3) 畫出電路圖

例 設計一個兩位二進制數比較器。

解：

列真值表：

畫卡諾圖化簡：

按F1、F2和F3表達式可方便地用門電路實現比較器的邏輯功能。