數字硬件建模SystemVerilog-結構體（二）

結構體

結構體用于將多個變量組合在一個通用名稱下。設計通常具有邏輯信號組，例如總線協議的控制信號，或狀態控制器內使用的信號。結構體提供了將這些相關變量捆綁在一起的方法。結構體中的所有變量都可以單個賦值，或者每個變量都可以單獨賦值。結構體包可以復制到具有相同定義的另一個結構體，并通過模塊端口、任務或函數進出。

結構體復制

一個自定義結構體可以復制到另一個自定義結構體，只要這兩個結構體是從同一個自定義結構體定義聲明的。以下示例使用了上節中所示的結構體定義和聲明。

匿名結構體不能作為一個整體復制，但可以一次復制一個成員：

壓縮和非壓縮結構體

默認情況下，結構體會被非壓縮的。這意味著結構體的成員被視為獨立變量或常量，并以一個共同的名稱分組在一起。SystemVerilog沒有指定軟件工具應該如何存儲非壓縮結構體的成員。不同的軟件工具具對于結構體的存儲分布也是不同的。

通過使用關鍵字packed，將結構體顯式聲明為壓縮結構體。

壓縮結構體以與向量相同的形式將結構體的所有成員存儲為連續位。結構體的第一個成員是向量最左邊的字段。結構體中最后一個成員的最右邊的位是向量的最低有效位，編號為位0。如圖4-2所示。

圖4-2：壓縮結構體存儲為向量

壓縮結構體的所有成員都必須是整數值。整數值是可以表示為向量的值，例如byte、int和使用bit或logic類型創建的向量。如果結構體的任何成員不能表示為向量，則該結構體不能被壓縮。這意味著壓縮結構體不能包含實數或短實數變量、非壓縮結構體、非壓縮聯合體體或非壓縮的數組。

引用壓縮結構體和結構體成員。壓縮結構體可以復制，或分配一個結構體表達式值列表，方法與非壓縮結構體相同。壓縮結構體的成員可以通過成員名稱引用，方式與非壓縮結構體相同。

壓縮結構體也可以被視為一個向量。因此，除了結構體分配，向量值還可以分配給壓縮結構體

向量賦值是合法的，因為賦值左邊的結構體成員已壓縮在一起，形成一組連續的位，方式與向量相同。因為壓縮結構體存儲為一組連續的位，所以對壓縮結構體執行向量操作也是合法的，包括位選擇和部分選擇。以下兩個賦值都將分配給data_word的tag成員：

可以在向量上執行的數學運算、邏輯運算和任何其他運算也可以在壓縮結構體上執行。

有符號壓縮結構體。壓縮結構體可以用signed和unsigned關鍵字聲明。當在運算或關系運算中用作向量時，這些修飾符會影響整個結構體的識別方式。它們不會影響結構體成員的識別方式。結構體的每個成員都被視為有符號或無符號，這取決于該成員的類型聲明。壓縮結構體的部分選擇是無符號的，與向量的部分選擇相同。

通過端口傳遞結構體

自定義結構體可以通過模塊和接口的端口傳遞，結構體必須首先使用 typedef 定義為用戶自定義數據類型，然后才允許將模塊或接口的端口聲明為結構體類型。

非壓縮的結構體必須是自定義結構體，才能通過端口傳遞該結構體。與端口的連接必須是與端口類型完全相同的結構體。也就是說，端口和端口兩側的連接都必須從相同的typedef定義聲明。此限制僅適用于非壓縮結構體。通過模塊端口的壓縮結構體被視為向量。端口的外部連接可以是相同類型的壓縮結構體，也可以是任何類型的向量。

通過將任務或函數參數聲明為結構體類型，自定義結構體也可以作為參數傳遞給任務或函數。

當調用一個任務或函數時，如果該任務或函數有一個非壓縮的結構體作為正式參數菜單，則必須將一個完全相同類型的結構體傳遞給該任務或函數。壓縮結構體形式參數被視為向量，可以傳遞給任何類型的向量。

傳統的Verilog與結構體

最初的Verilog語言沒有一種方便的機制來將常見信號收集到一個組中。在傳統的Verilog樣式的模型中，工程師必須使用特殊的分組方法，例如命名約定，其中一組中的每個信號都以一組公共字符開始或結束。最初的Verilog語言也無法通過模塊端口或任務和函數傳遞信號集合，每個信號都必須通過單獨的端口或參數傳遞。

在原始Verilog語言中添加結構體是一種強大的RTL建模構造，反之亦然。它提供了一種更簡潔、更直觀、更可重用的復雜模型功能建模方法。包中定義的自定義結構體可以在多個模塊中重復使用，也可以在用于驗證RTL模型的驗證測試臺中重復使用。

綜合指導

非壓縮結構體和壓縮結構體都是可綜合的。綜合工具支持結構體通過模塊端口傳遞 ， 也支持作為輸入或輸出傳遞給任務和函數 ， 也支持使用成員名和值的列表對結構體進行賦值。

綜合編譯器可能比壓縮結構體更好地優化非壓縮結構體。非壓縮結構體允許軟件工具確定存儲或實現每個結構體成員的最佳方式，而壓縮結構體則決定如何組織每個成員。