介紹使用SVA的幾個優勢
1. SVA支持多時鐘域（clock domain crossing (CDC)）邏輯，例如異步FIFO。
2. SVA是一種描述語言，可讀性比較強。
3. 可以方便描述可執行的設計規格，而不是一些模棱兩可的自然語言。
4. 可用來檢查設計不允許的異常場景，或者設計必須滿足的規格等等
5. 支持開發參數化的check ，在不同模塊或者不同項目之間復用，甚至在Formal工具和EDA仿真工具之間復用。
6. 可以通過“bind”方式加載到RTL上，不需要修改RTL。
7. 相比黑盒用例，SVA更容易定位。
8. “assert”可用于Formal屬性證明。
9. “assume”可用于Formal輸入場景約束
10. “cover”可用于Formal覆蓋率
最后，驗證環境中每一個約束都應該是一個assert，需要在集成驗證環境或者周邊模塊驗證環境中檢查。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
fifo
+關注
關注
3文章
407瀏覽量
45746 -
CDC
+關注
關注
0文章
58瀏覽量
18569 -
SVM
+關注
關注
0文章
154瀏覽量
33694
原文標題：使用SVA的幾個好處/特性/優勢
文章出處：【微信號：芯片驗證工程師，微信公眾號：芯片驗證工程師】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
介紹一些SVA基本的概念和常用的語法
logic [3:0] gnt,output logic op_error );三、基本概念在介紹SVA之前，我們先來澄清幾個容易混淆的概念，尤其是assertion和assumption，傻傻分不清
發表于 10-27 16:37
SVA上廣電D2559F彩色電視機電路電電路圖
SVA上廣電D2559F彩色電視機電路圖，SVA上廣電D2559F彩電圖紙，SVA上廣電D2559F原理圖。
發表于 05-15 16:40
?115次下載
SVA上廣電LA76931機芯彩電電路圖
SVA上廣電LA76931彩色電視機電路圖，SVA上廣電LA76931彩電圖紙，SVA上廣電LA76931原理圖。
發表于 05-15 17:25
?173次下載
SVA上廣電D2972－73系列彩電電路圖
SVA上廣電D2972－73彩色電視機電路圖，SVA上廣電D2972－73彩電圖紙，SVA上廣電D2972－73原理圖。
發表于 05-23 10:55
?175次下載
使用SVA的幾個好處
SVA支持多時鐘域（clock domain crossing (CDC)）邏輯，例如異步FIFO。
2. SVA是一種描述語言，可讀性比較強。
聊聊形式驗證中的SVA
SVA，即SystemVerilog Assertion，在simulation和Formal都有極為廣泛的應用，這里介紹一些基本的概念和常用的語法。
SVA斷言的用法教程
SVA是System Verilog Assertion的縮寫，即用SV語言來描述斷言。斷言是對設計的屬性的描述，用以檢查設計是否按照預期執行。
工商網監
評論