前言

近幾十年來，隨著信息科技的飛速發展，計算機的計算能力稱幾何式上升，各種新興的電子設備對海量的信息進行分析、處理和存儲，為人類生活帶來了便利，也拉開了大數據時代的序幕。信息數據的爆炸式增長，對器件的功耗和穩定性等性能提出更高的要求。隨著傳統馮諾伊曼計算存儲體系架構接近其存儲容量與尺寸大小的極限，學術界和工業界出現了向人類大腦存算一體研究的趨勢，憶阻器作為新興的納米存儲器件應用而生。憶阻器全名為記憶電阻器，是一種代表磁通量和電荷之間關系的雙端非線性無源器件，在集成電路和人工智能領域有非常大的發展潛力，但是由于材料和制備方法的不同，使得憶阻器件有著不同的優點以及應用于不同的場景。

在《存算一體存儲器件淺談（1）：二維材料存儲器》和《存算一體存儲器件淺談（2）：氧化物基憶阻器》中，我們詳細了解了二維材料存儲器[1]和氧化物基憶阻器的研究進展[2]。本文將聚焦于鐵電材料憶阻器的發展歷程和研究進展。

1.鐵電存儲器分類

圖1.鐵電存儲器分類

鐵電存儲器在種類上可以分為三大類，包括鐵電隨機存儲器（Ferroelectric RAM, FeRAM)，鐵電場效應晶體管（Ferroelectric FET，FeFET）和鐵電隧道結（Ferroelectric tunnel junction，FTJ）。FeRAM 是一種與 DRAM 結構類似的非易失存儲器，其基本結構單元都是由一個電容器和一個晶體管組成（1T1C)，但只是用鐵電電容器代替了介電電容器，傳統的鐵電隨機存儲器有著復雜的結構以及破壞性的讀出等問題，這些都限制了鐵電存儲器的發展。FeFET是在MOSFET 的基礎上，把柵極 SiO2絕緣材料更換為高介電常數的鐵電材料即得，它可以實現對信息的非破壞性的讀取，同時還具備非易失性、高速寫入、高耐受度、低功耗等優點，但是依舊存在集成度、可靠性和成本等問題。鐵電隧道結它是由幾個晶胞厚度的鐵電薄膜夾在兩個不同的電極中間構成的三明治結構，FTJ 結構具有最明顯的特征稱為隧穿電致阻變效應（Tunneling electroresistance）[3]，即通過外加場改變中間超薄鐵電層的極化方向，從而引起 FTJ 電阻的變化。其中 FTJ 是基于憶阻器原理，實際上是一種有記憶功能的非線性電阻器，屬于憶阻器技術，本文將著重討論。

2.材料的鐵電性研究

對材料鐵電性的研究最早可以追溯到 1920 年 Valasek 發現羅息鹽晶體（斜方晶系）鐵電電滯回線[4]，迄今為止，已發現的具有鐵電性的材料有一千多種。這種特殊的性能是由于其晶胞結構中正負電荷中心不重合而引發的電偶極矩現象，單位體積內的電偶極矩現場被稱為自發極化強度（Spontaneous olarization）。自發極化的取向可以受外加電場的調控，在交變外電場的作用下，鐵電材料的宏觀極化強度 P 與電場強度 E 的關系曲線如圖2.所示。

圖2.鐵電材料中典型的 P-E 電滯回線示意圖[5]

2012 年，Chanthbouala, A.等人[6]提出基于 BTO/LSMO 結構的鐵電憶阻器，通過控制疇結構實現電阻的連續變化。如圖3.所示，鐵電疇在施加一定電壓條件下會發生連續的翻轉，因此器件在不同的電疇結構下對外會表現出不同的電阻狀態，解釋了 FTJ 電阻狀態可調的原因。

圖3. (a) 電阻在具有不同幅值的脈沖電壓調制下的 R-V 曲線圖組，表明器件具有多阻態特性；(b) 電阻與向下取向的鐵電疇所占百分比之間的關系，表明電阻和鐵電效應之間存在很強的相關性[7]

除了直接調控 FTJ 疇結構實現器件的憶阻行為，還可以通過極化場來調控界面載流子的重新分配，引起鐵電層與電極之間的界面勢壘高度或者寬度的連續變化，從而實現器件電阻的連續變化[7]。

3.常見的鐵電材料憶阻器

傳統導電細絲機制憶阻器的穩定性差，測試參數具有較大的分散性，影響了器件的良率。而鐵電憶阻器可以改善上述的問題，鐵電材料穩定的極化狀態，導致了兩種材料間的勢壘寬度和高度發生變化，進而改變了穿越勢壘層電子的數量和電阻。因此，鐵電憶阻器憑借其非易失性、低功耗、高穩定性，逐漸成為了未來數據存儲和計算的強大候選者。其中較為常見的是 PbZr0.52Ti0.48O3 (PZT)、Hf0.5Zr0.5O2 (HZO) 等。

圖4. 鐵電材料憶阻器實例[8-9]

PbZr0.52Ti0.48O3（PZT）中文名叫為鋯鈦酸鉛壓電陶瓷。二十世紀美國人B.Jaffe 成功制備出鐵電體 PbZrO3和反鐵電體 PbTiO3的固溶鐵電材料PZT[10]，從此，鐵電材料的發展前進了重要的一步。PZT 材料被證明擁有良好的鐵電性、壓電性和介電性，另外，其擁有較高的居里溫度（達到居里溫度，鐵電體的自發極化消失）和極化強度。所以 PZT 被廣泛應用于制作壓力傳感器、鐵電隨機存儲器、鐵電場效應管及紅外探測器等電子器件。2022年，Zhen Luo[8]等人設計了一種 Ag/PZT/NSTO 結構的憶阻器，該器件擦寫速度最快可達亞納秒級，循環次數超過 109，可以在 10ns 脈沖電壓下表現出 256 個阻態。

Hf0.5Zr0.5O2 (HZO) 薄膜的鐵電性最早在 2011 年被報道，該材料克服了 PZT 難以微縮化等缺點，可以在納米級別展現出良好的鐵電性[9]。此外，HZO 與傳統鐵電材料相比，與硅基 CMOS 工藝更加兼容，有望投入產線大規模生產。2020年，河北大學閆小兵課題組制備了一種 Au/Hf0.5Zr0.5O2/p+-Si 結構的憶阻器，該器件具有穩定的多值存儲能力，以及高達 1500% 的開關比，器件的電阻開關行為可用于模擬生物突觸權重的變化，即生物突觸學習和遺忘過程，如LTP/LTD、STDP 等。為下一代非易失性存儲器和神經形態網絡的開辟了新的途徑。

4.鐵電存儲器實現存算一體最新進展

鐵電憶阻器是目前存算一體領域最有潛力的硬件解決方案，一旦實現突破，將迅速搶占廣大的人工智能以及物聯網市場。

圖5. 基于 FTJ 的儲備池計算[11]

2021 年，中國科學院微電子研究所的劉明團隊設計了超薄 (3.5 nm) 鐵電隧道結進行時間數據學習的節能而穩健的儲層計算系統，該系統以高的能效 (35 pJ) 、處理速度 (500 ns) 和識別精度 (92.3%) 完成數字序列分類。

圖6. 鐵電憶阻器模擬神經突觸功能[12]

2022 年，河北大學閆小兵教授團隊報道了一種全新的材料結構，由 BTO 摻雜低介電系數材料 CeO2的垂直排列納米復合 (VANs) 鐵電薄膜作為憶阻介質，成功的獲得了硅基外延鐵電薄膜。通過這種新結構的引入，該鐵電憶阻器器件實現了生物突觸模擬功能。通過控制 VANs 結構薄膜的制備溫度，優化了鐵電極化反轉特性。特別是，該器件的魯棒耐用性可達 109次循環。器件的速度也可以達到10 ns，遠低于人腦突觸的反應。利用寬度為 50 ns 的快速脈沖實現了加、減、乘、除的代數運算。

總結與展望

鐵電憶阻器憑借其非易失性、低功耗、高穩定性等優點，成為學術界和工業界爭相研究的熱點。然而，在其大規模商用之前還有一些問題需要解決：第一：鐵電憶阻器件阻態的穩定性與多阻態的控制問題。若要滿足存算一體芯片的功能要求，穩定的多阻態是必不可少的。在鐵電憶阻器運作過程中，鐵電材料內部的氧空穴濃度等外界因素可能對憶阻器的電阻值產生影響，同時憶阻器工作過程產生的焦耳熱也會影響微結構使之產生變化，導致器件不穩定。另外，鐵電憶阻器中單一鐵電材料很難形成多個阻態。第二、CMOS 工藝是目前電子信息半導體材料加工制備的主流工藝，絕大多數的集成電路都是使用 CMOS 工藝制造出來的，所以憶阻器件與模擬乘加陣列的制備工藝復雜性與現有 CMOS 產線技術有兼容性的問題。能否解決上述的兩個問題，是鐵電憶阻器可以投入商用的重中之重。

審核編輯 ：李倩